Preguntas etiquetadas con verilog

Verilog es un lenguaje de descripción de hardware (HDL) utilizado para modelar sistemas electrónicos. Se usa más comúnmente en el diseño, verificación e implementación de chips lógicos digitales. También etiquete con [fpga], [asic] o [verificación] según corresponda. Las respuestas a muchas preguntas de Verilog son específicas del objetivo.

¿Diferencia entre >> y >>> en verilog?

¿Cuál es la diferencia entre >>y >>>en verilog / system verilog? Sé que ==solo prueba 1 y 0, mientras que ===prueba 1, 0, X, Z. Entonces, ¿cómo es eso similar al operador de turno?

8 verilog system-verilog data-operator

¿Por qué los retrasos no se pueden sintetizar en Verilog?

Siempre he leído que los retrasos declarados en el código RTL nunca se pueden sintetizar. Están destinados solo para fines de simulación y las herramientas de síntesis modernas simplemente ignorarán las declaraciones de retrasos en el código. Por ejemplo: x = #10 y;será considerado como x = y;por la herramienta …

8 verilog vlsi system-verilog asic

Detectar registros que no se restablecen

Cuando escribo Verilog, utilizo una variedad de "linters" que darán errores y advertencias. Estos son mi simulador (ModelSim), mi compilador (Quartus II), junto con un linter (Verilator). Juntos, tengo una buena cobertura para problemas comunes, como desajustes de tamaño de bus y cierres inferidos. Desafortunadamente, ninguna de las tres herramientas …

8 fpga verilog

¿Por qué este Verilog acapara 30 macrocélulas y cientos de términos de productos?

Tengo un proyecto que consume 34 de las macrocélulas de un Xilinx Coolrunner II. Noté que tenía un error y lo rastreé hasta esto: assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? 3'b101 …

8 verilog xilinx programmable-logic

¿Cómo se implementan las declaraciones de Verilog "siempre" en el hardware?

La alwaysdeclaración de Verilog , a saber always @(/* condition */) /* block of code */ ejecuta el block of codecuando conditionestá satisfecho. ¿Cómo se alwaysimplementa dicho bloque en el hardware?

8 verilog

Al usar nuestro sitio, usted reconoce que ha leído y comprende nuestra Política de Cookies y Política de Privacidad.

Licensed under cc by-sa 3.0 with attribution required.