Preguntas etiquetadas con timing

En mi vida profesional, a veces necesito crear diagramas de tiempo para protocolos: UART , SPI , etc. Sin embargo, no puedo encontrar ningún buen programa disponible. ¿Qué programas se pueden recomendar para esto y cuál es la experiencia al usarlos?

33 communication  spi  uart  timing  drawing 

Estoy tratando de construir una computadora homebrew Z80 para divertirme en la retrocomputación y aprender las bases del diseño electrónico. Como prueba de concepto, ya he ensamblado un sistema básico en placas de prueba con éxito en las semanas anteriores. El prototipo actual es extremadamente simple. Utilicé un cristal de …

15 embedded  logic-gates  signal-integrity  timing  z80 

Entonces, para aquellos que no saben, el teorema del riesgo racial (RHT) establece que: A x B + A 'x C = A x B + A' x C + B x C Entiendo la otra parte de la RHT, acerca de los retrasos y demás, pero no entiendo por …

12 digital-logic  logic-gates  timing  race-condition 

Yo construyo estos secuenciadores de música . Solo que no es exactamente un secuenciador, es una interfaz física para un secuenciador. El secuenciador es una aplicación que se ejecuta en una computadora portátil a la que se conecta el secuenciador, esto le permite al usuario hacer bucles de batería sobre …

11 arduino  timing  midi 

La documentación de micros () señala que el valor de retorno siempre será un múltiplo de 4. ¿Hay alguna forma de obtener un clic de microsegundos de mayor resolución, preferiblemente hasta el nivel de 1 microsegundo? Bajar al nivel AVR es aceptable.

11 arduino  timing 

Introducción Habiendo encontrado información múltiple, a veces conflictiva o incompleta en Internet y en algunas clases de capacitación sobre cómo crear correctamente las restricciones de tiempo en formato SDC , me gustaría pedirle ayuda a la comunidad EE con algunas estructuras generales de generación de reloj que he encontrado. Sé …

10 clock  timing  constraints  sdc 

Soy nuevo en fpgas, y hay algunas sutilezas de temporización que no estoy seguro de entender: si todos mis procesos sincrónicos se activan en el mismo borde, eso significa que mis entradas se 'capturan' en un borde ascendente, y mi salidas cambian en .. el mismo borde? el siguiente borde …

10 digital-logic  fpga  timing 

En el mundo FPGA, ¿cuáles son exactamente las restricciones de ruta falsa para un compilador HDL? ¿Por qué son útiles?

10 fpga  timing  hdl 

Tengo un circuito sincronizador de bus para pasar un registro amplio a través de dominios de reloj. Proporcionaré una descripción simplificada, omitiendo la lógica de reinicio asíncrono. Los datos se generan en un reloj. Las actualizaciones son muchas (al menos una docena) de bordes de reloj separados: PROCESS (src_clk) BEGIN …

10 fpga  clock  timing  sdc 

Estoy tratando de depurar una placa ethernet de 100Mbit y me encuentro con un problema que tengo problemas para resolver. Este es el diagrama del ojo para el par de transmisión. El par de recepción es muy similar. Es un LAN8700 PHY, y tengo la interfaz MII efectivamente desactivada, por …

10 ethernet  timing  signal-integrity  troubleshooting 

Me gustaría saber cómo construir un controlador DRAM asíncrono básico. Tengo algunos módulos DRAM SIMM 70ns 1MB de 30 pines (1Mx9 con paridad) que me gustaría usar en un proyecto de computadora retro casero. Desafortunadamente, no hay una hoja de datos para ellos, así que he estado yendo del Siemens …

9 memory  timing  dram  7400 

Estoy tratando de configurar el módulo MSSP de un PIC18F25K22 en modo maestro SPI. Estoy mirando la sincronización y el reloj no permanece estable durante toda la transmisión. Una imagen lo muestra mejor que las palabras. Después de enviar un bit, el reloj se acorta, y no en la misma …

8 pic  spi  timing 

Tengo problemas para hacer que un diseño FPGA relativamente simple (para un Altera Cyclone IV) cumpla con el tiempo para la lógica impulsada por un reloj de 250 MHz. Esto me hace preguntarme cómo los microprocesadores comerciales (como el Intel Core i7) logran cumplir el tiempo en frecuencias de reloj …

8 fpga  microprocessor  timing