Preguntas etiquetadas con intel-fpga

Estoy programando un Altera Cyclone IV con Verilog y Quartus II. En mi diseño, me gustaría usar ambos bordes de un reloj para poder dividir el reloj por un factor impar con un ciclo de trabajo del 50%. Aquí hay un fragmento de mi código: always @(posedge low_jitter_clock_i or negedge …

10 fpga  verilog  intel-fpga 

Mi compilador HDL (Quartus II) genera informes de tiempo. En él, los nodos tienen una columna de "sesgo de reloj". La única definición de sesgo de reloj que encontré está en la documentación de TimeQuest (consulte la página 7-24): Para especificar manualmente la incertidumbre del reloj, o sesgo, para las …

10 fpga  verilog  clock  intel-fpga