2
¿Es posible crear un filtro IIR en un FPGA con frecuencia de muestra?
Esta pregunta se trata de implementar un filtro IIR en un FPGA con cortes DSP, con criterios muy específicos. Digamos que está haciendo un filtro sin toques hacia adelante y solo 1 toque hacia atrás, con esta ecuación: y[ n ] = y[ n - 1 ] ⋅ b 1 …