Conexión de pin de alimentación IC para inmunidad al ruido y desacoplamiento

Se ha hablado mucho sobre otros hilos de preguntas y respuestas sobre cómo conectar condensadores de desacoplamiento a un IC, lo que resulta en dos enfoques completamente opuestos al problema:

(a) Coloque los condensadores de desacoplamiento lo más cerca posible de los pines de alimentación de IC.
(b) Conecte los pines de alimentación IC lo más cerca posible de los planos de alimentación, luego coloque los condensadores de desacoplamiento lo más cerca posible, pero respetando las vías.

Según [ Kraig Mitzner ], la opción (a) es preferible para los circuitos integrados analógicos. Veo la lógica detrás de esto, ya que la inductancia de la vía y el condensador de desacoplamiento forman un filtro LC de paso bajo que mantiene el ruido alejado de los pines del circuito integrado. Pero según [ Todd H. Hubbing ], opción (a):

[...] parece una buena idea hasta que aplique algunos números realistas y evalúe las compensaciones. En general, cualquier enfoque que agregue más inductancia (sin agregar más pérdidas) es una mala idea. Los pines de alimentación y tierra de un dispositivo activo generalmente deben conectarse directamente a los planos de alimentación.

En cuanto a la opción (b), [ Kraig Mitzner ] (el autor de la figura anterior) dice que es preferible para los circuitos digitales, pero no explica por qué. Entiendo que en la opción (b) los bucles inductivos se mantienen lo más pequeños posible; pero aún así, permiten que el ruido de conmutación del IC llegue fácilmente a los planos de potencia, que es lo que quiero evitar.

¿Son correctas estas recomendaciones? ¿En qué razonamiento exacto se basan?

EDITAR: considere que la vía desde el IC conduce al condensador y las vías se mantienen lo más cortas posible. Se muestran en la figura como trazos largos solo con fines ilustrativos.

— andresgongora
fuente

A frecuencias más bajas no importará mucho, y a frecuencias altas suceden cosas extrañas, sin embargo, preferiría la opción A en todos los casos generales por una sola razón. En la opción B, la corriente en la traza entre la vía y el condensador en realidad pasa de casi cero a un pico en la conmutación y tiene que revertirse al final de una operación de conmutación para recargar el condensador.

— Trevor_G

La otra opción que no se muestra aquí es colocar el plano de alimentación debajo del IC. Cuando las restricciones de diseño lo permiten, esto permite la colocación equidistante de la vía y el capacitor en el pin de alimentación.

— Polinómico el

Respuestas:

Al ejecutar algunas simulaciones básicas con valores exagerados, es evidente que terminas intercambiando la altura del pico con la altura del anillo.

Con el circuito A obtienes menos picos en el pin IC Vcc y más anillo, y con el circuito B, lo contrario es cierto.

Sin embargo, tenga en cuenta la corriente en la traza al condensador en el circuito B, se invierte.

La otra opción que no ha mostrado es colocar el plano de potencia debajo del IC para que las longitudes de rastreo sean iguales. Esto le brinda lo mejor de ambos mundos, como se muestra en el tercer diagrama. De nuevo, aunque la corriente en la línea de límite se invierte.

A partir de esos gráficos, diría que el circuito A es mejor para digital, ya que los bordes espurios son más problemáticos que la ondulación, y el circuito B es mejor para analógico. En última instancia, C es el mejor. Pero cuando se trata de términos como "mejor", la opinión entra en juego.

Sin embargo, en cualquier caso, debe mantener el condensador y lo más cerca posible de la clavija utilizando trazas mínimas entre ellos para minimizar la inductancia de la traza. Por ejemplo, usando la combinación apretada de almohadilla / vía como se indica la respuesta de Peufeu.

— Trevor_G
fuente

Gracias por sus simulaciones y su visión. Sin embargo, ahora estoy aún más confundido que antes con respecto a si (a) o (b) son mejores para analógico y digital respectivamente. Su razonamiento es exactamente el opuesto al de Kraig Mitzner. Además, quería preguntar por qué es tan malo que la corriente se invierta. Gracias de nuevo.

— andresgongora

Me inspiraste a ejecutar la misma simulación, pero observando el voltaje en el plano de potencia (agregué un inductor adicional entre la vía y la fuente de voltaje en tu circuito, y medí allí). El programa de instalación (a) tiene cierta ondulación, pero solo ronda los 10 mv. La configuración (b) tiene una ondulación similar, pero obtengo un pico de voltaje enorme de aproximadamente -0.7V a una frecuencia muy alta. Tienes toda la razón. (a) es mucho mejor para digital, ya que mantiene el ruido HF alejado de la distribución de energía. Además, (c) que tiene la menor inductancia funciona mejor para el CI, pero no evita que el ruido de HF llegue a la distribución de energía.

— andresgongora

Estoy de acuerdo con los resultados de Trevor. La opción (a) es mejor para circuitos digitales.

— Guill

@Guill Ignorando la opción (c), dos trazas independientes, y considerando solo (a) y (b): el resultado de Trevor implica que Mitzner y Hubbing (autores citados en la Q) parecen estar equivocados, ya que (a) parece mucho mejor que (b); intuitivamente así como en simulación. Sin embargo, creo que hay mucho más en esto y la razón por la que ambos proponen (b) sobre (a). Después de todo, uno de ellos trabaja para Orcad ... ¿Hay alguna otra fuente a la que pueda acudir?

— andresgongora

@Trevor_G He aceptado su respuesta, ya que parece completamente razonada y las simulaciones ayudan mucho. Todavía estoy un poco confundido acerca de por qué el resultado final contradice a los otros autores (para mí autoritarios). En cualquier caso, seguiré tu ejemplo y

— jugaré

Para obtener la inductancia más baja, coloque la vía al plano de tierra al costado de la tapa en lugar de al final de un trazo delgado. Puede poner dos vías, una a cada lado, es aún mejor.

(lea la fuente )

Ahora, teniendo en cuenta el circuito que se muestra, el IC está en el paquete SOP o SSOP, lo que significa que hay más de 5nH de inductancia de cable de conexión y de trama dentro del paquete. Un nH adicional de inductancia traza en la línea de alimentación no importará. Si se trata de un chip digital, se logrará un desacoplamiento óptimo del plano con las huellas a la derecha de la imagen, y puede conectar el pin de alimentación del IC a la almohadilla de la tapa.

Si se trata de un chip analógico sensible en un plano digital, agregar una resistencia y / o ferrita antes de la tapa es una idea mucho mejor.

— peufeu
fuente

Imagine entonces que en: (a) conecto la vía lo más cerca posible del cable IC, y justo al lado del condensador de desacoplamiento; y que en (b) hago exactamente lo mismo pero al revés. Ahora las trazas son lo más cortas posible como se muestra en su figura (inductancia mínima). Ahora, ¿qué configuración es mejor para mantener los planos de potencia tan desacoplados del ruido de conmutación como sea posible? Ahí es donde me confundo realmente. Gracias :)

— andresgongora