Supongo que he sido algo ignorante cuando se trata de los detalles más finos del diseño de pcb. Últimamente he leído un par de libros que hacen todo lo posible para guiarme por el camino recto. Aquí hay un par de ejemplos de una junta mía reciente, y he resaltado tres de los límites de desacoplamiento. La MCU es un paquete LQFP100 y las tapas son 100nF en paquetes 0402. Las vías se conectan a tierra y al plano de potencia.

La tapa superior (C19) se coloca de acuerdo con las mejores prácticas (según tengo entendido). Los otros dos no lo son. No he notado ningún problema. Pero, de nuevo, el tablero nunca ha estado fuera del laboratorio.

Creo que mi pregunta es: ¿qué tan importante es esto? Mientras las pistas sean cortas, ¿importa?

Los pines Vref (voltaje de referencia para el ADC) también tienen una tapa de 100nF a través de ellos. Vref + proviene de un regulador de derivación TL431 integrado. Vref- va al suelo. ¿Requieren un tratamiento especial como blindaje o suelo local?

EDITAR

Gracias por las buenas sugerencias! Mi enfoque siempre ha sido confiar en un plano terrestre ininterrumpido. Un plano de tierra tendrá la impedancia más baja posible, pero este enfoque puede ser demasiado simplista para señales de frecuencia más altas. He intentado rápidamente agregar tierra local y energía local bajo la MCU (la parte es una LPC1768 NXP que funciona a 100MHz). Los bits amarillos son las tapas de desacoplamiento. Examinaré las tapas paralelas. La tierra y la alimentación locales están conectadas a la capa GND y a la capa 3V3 donde se indica.

El suelo local y el poder están hechos con polígonos (verter). Será un trabajo de redireccionamiento importante para minimizar la longitud de las "pistas". Esta técnica limitará la cantidad de pistas de señal que se pueden enrutar debajo y a través del paquete.

¿Es este un enfoque aceptable?

La desviación y la conexión a tierra adecuadas son, lamentablemente, materias que parecen estar mal enseñadas y mal entendidas. En realidad son dos cuestiones separadas. Estás preguntando acerca de la omisión, pero también te has metido implícitamente a tierra.

Para la mayoría de los problemas de señal, y este caso no es una excepción, ayuda considerarlos tanto en el dominio del tiempo como en el dominio de la frecuencia. Teóricamente, puedes analizar en cualquiera de los dos y convertirlos matemáticamente en el otro, pero cada uno de ellos da diferentes ideas al cerebro humano.

El desacoplamiento proporciona un depósito de energía cercano para suavizar el voltaje de los cambios a muy corto plazo en el consumo de corriente. Las líneas que regresan a la fuente de alimentación tienen cierta inductancia, y la fuente de alimentación tarda un poco en responder a una caída de voltaje antes de que produzca más corriente. En un solo tablero, puede ponerse al día generalmente en unos pocos microsegundos (nosotros) o decenas de nosotros. Sin embargo, los chips digitales pueden cambiar su consumo de corriente en una gran cantidad en solo unos pocos nanosegundos (ns). La tapa de desacoplamiento debe estar cerca de la potencia del chip digital y los cables de tierra para hacer su trabajo, de lo contrario, la inductancia en esos cables se interpone en el camino de entregar la corriente adicional rápidamente antes de que la alimentación de energía principal pueda ponerse al día.

Esa era la vista del dominio del tiempo. En el dominio de frecuencia, los chips digitales son fuentes de corriente alterna entre sus pines de alimentación y tierra. En DC, la alimentación proviene de la fuente de alimentación principal y todo está bien, por lo que vamos a ignorar DC. Esta fuente actual genera una amplia gama de frecuencias. Algunas de las frecuencias son tan altas que la poca inductancia en los conductos relativamente largos hace que la fuente de alimentación principal comience a convertirse en una impedancia significativa. Eso significa que esas altas frecuencias causarán fluctuaciones de voltaje locales a menos que se aborden. La tapa de derivación es la derivación de baja impedancia para esas frecuencias altas. Una vez más, los cables a la tapa de derivación deben ser cortos, de lo contrario su inductancia será demasiado alta y se interpondrá en el camino del condensador que corta la corriente de alta frecuencia generada por el chip.

En esta vista, todos sus diseños se ven bien. La tapa está cerca de los chips de potencia y tierra en cada caso. Sin embargo, no me gustan ninguno de ellos por una razón diferente, y esa razón es fundamental.

Una buena conexión a tierra es más difícil de explicar que evitar. Se necesitaría un libro completo para realmente entrar en este tema, por lo que solo voy a mencionar piezas. El primer trabajo de conexión a tierra es proporcionar una referencia de voltaje universal, que generalmente consideramos 0 V, ya que todo lo demás se considera en relación con la red de tierra. Sin embargo, piense en lo que sucede mientras corre corriente a través de la red de tierra. Su resistencia no es cero, por lo que causa una pequeña diferencia de voltaje entre los diferentes puntos del suelo. La resistencia de CC de un plano de cobre en una PCB generalmente es lo suficientemente baja como para que esto no sea un gran problema para la mayoría de los circuitos. Un circuito puramente digital tiene al menos cientos de márgenes de ruido de mV, por lo que unos pocos 10 o 100 de compensación de tierra uV no es gran cosa. En algunos circuitos analógicos lo es, pero ese no es el problema al que estoy tratando de llegar aquí.

Piensa en lo que sucede cuando la frecuencia de la corriente que atraviesa el plano del suelo aumenta cada vez más. En algún momento, todo el plano de tierra tiene solo 1/2 longitud de onda. Ahora ya no tienes un plano de tierra sino una antena de parche. Ahora recuerde que un microcontrolador es una fuente de corriente de banda ancha con componentes de alta frecuencia. Si ejecuta su corriente de tierra inmediata a través del plano de tierra aunque sea un poco, tiene una antena de parche alimentada al centro.

La solución que suelo usar, y para la que tengo pruebas cuantitativas de que funciona bien, es mantener las corrientes locales de alta frecuencia fuera del plano de tierra. Desea hacer una red local de las conexiones de tierra y alimentación del microcontrolador, omitirlas localmente y luego tener solo una conexión a cada red a las redes de alimentación y tierra del sistema principal. Las corrientes de alta frecuencia generadas por el microcontrolador salen de los pines de alimentación, pasan por las tapas de derivación y vuelven a los pines de tierra. Puede haber mucha corriente desagradable de alta frecuencia corriendo alrededor de ese circuito, pero si ese circuito tiene una sola conexión a la red eléctrica y a las redes de tierra, esas corrientes se mantendrán alejadas de ellos.

Entonces, para traer esto de vuelta a su diseño, lo que no me gusta es que cada tapa de derivación parece tener una vía separada a la alimentación y la tierra. Si estos son los principales planos de potencia y tierra del tablero, entonces eso es malo. Si tiene suficientes capas y las vías realmente van al poder local y a los planos de tierra, entonces está bien siempre que esos planos locales estén conectados a los planos principales en un solo punto .

No se necesitan aviones locales para hacer esto. Rutinariamente utilizo la técnica de poder local y redes de tierra, incluso en tableros de 2 capas. Conecto manualmente todos los pines de tierra y todos los pines de alimentación, luego las tapas de derivación, luego el circuito de cristal antes de enrutar cualquier otra cosa. Estas redes locales pueden ser una estrella o lo que sea justo debajo del microcontrolador y aún permitir que otras señales se enruten a su alrededor según sea necesario. Sin embargo, una vez más, estas redes locales deben tener exactamente una conexión a las redes de alimentación y tierra de la placa principal. Si tiene un plano de tierra a nivel de placa, habrá uno a través de algún lugar para conectar la red de tierra local al plano de tierra.

Normalmente puedo ir un poco más lejos si puedo. Puse tapas de derivación de cerámica de 100nF o 1uF lo más cerca posible de los pines de alimentación y tierra, luego dirijo las dos redes locales (alimentación y tierra) a un punto de alimentación y coloco una tapa más grande (10uF generalmente) a través de ellas y hago las conexiones individuales a la tierra de la placa y redes de alimentación justo al otro lado de la tapa. Esta tapa secundaria proporciona otra derivación a las corrientes de alta frecuencia que escaparon de ser derivadas por las tapas de derivación individuales. Desde el punto de vista del resto de la placa, la alimentación de potencia / tierra al microcontrolador se comporta muy bien sin muchas frecuencias altas desagradables.

Así que ahora para finalmente abordar su pregunta de si el diseño que tiene es importante en comparación con las mejores prácticas que cree. Creo que has evitado los pines de alimentación / tierra del chip lo suficientemente bien. Eso significa que debería funcionar bien. Sin embargo, si cada uno tiene una vía separada al plano de tierra principal, entonces podría tener problemas de EMI más adelante. Su circuito funcionará bien, pero es posible que no pueda venderlo legalmente. Tenga en cuenta que la transmisión y recepción de RF son recíprocas. Un circuito que puede emitir RF de sus señales también es susceptible a que esas señales capten RF externa y que eso sea ruido encima de la señal, por lo que no es solo un problema de otra persona. Su dispositivo puede funcionar bien hasta que se inicie un compresor cercano, por ejemplo. Este no es solo un escenario teórico. He visto casos exactamente así,

Aquí hay una anécdota que muestra cómo estas cosas pueden hacer una verdadera diferencia. Una compañía estaba haciendo pequeños artilugios que les costaban $ 120 para producir. Fui contratado para actualizar el diseño y obtener un costo de producción por debajo de $ 100 si es posible. El ingeniero anterior realmente no entendía las emisiones de RF y la conexión a tierra. Tenía un microprocesador que emitía mucha basura de RF. Su solución para pasar las pruebas de la FCC fue encerrar todo el desastre en una lata. Hizo una tabla de 6 capas con la capa inferior molida, luego hizo soldar una pieza de chapa personalizada sobre la sección desagradable en el momento de la producción. Pensó que solo encerrando todo en metal no irradiaría. Eso está mal, pero de alguna manera no voy a entrar ahora. La lata redujo las emisiones, de modo que simplemente chirriaron por las pruebas de la FCC con 1/2 dB de sobra (eso '

Mi diseño usó solo 4 capas, un solo plano de tierra de ancho de placa, sin planos de potencia, pero planos de tierra locales para algunos de los circuitos integrados de elección con conexiones de punto único para estos planos de tierra locales y las redes de alimentación locales como describí. Para acortar la historia, esto superó el límite de FCC en 15 dB (eso es mucho). Una ventaja adicional era que este dispositivo también era en parte un receptor de radio, y la circuitería mucho más silenciosa alimentaba menos ruido a la radio y efectivamente duplicaba su alcance (eso también es mucho). El costo final de producción fue de $ 87. El otro ingeniero nunca volvió a trabajar para esa compañía.

Por lo tanto, la derivación adecuada, la conexión a tierra, la visualización y el manejo de las corrientes de bucle de alta frecuencia realmente importan. En este caso, contribuyó a hacer que el producto fuera mejor y más barato al mismo tiempo, y el ingeniero que no lo consiguió perdió su trabajo. No, esta es realmente una historia real.

El objetivo principal de una red de distribución de energía es reducir la inductancia entre los componentes conectados. Esto es más importante para cualquier plano que esté usando como referencia (por ejemplo, "tierra", "vref" o "retorno") porque el voltaje en esa red se usa como referencia para los voltajes en sus señales. (Por ejemplo, los umbrales VIL / VIH de una señal TTL se refieren al pin GND del chip, no al VCC). La resistencia en realidad no es tan importante en la mayoría de las aplicaciones de PCB porque domina el componente de inductancia de la impedancia total. (Sin embargo, en un chip IC, esto se invierte: la resistencia es la parte dominante de la impedancia).

Tenga en cuenta que estos problemas son más importantes para los circuitos de alta velocidad (> 1 MHz).

Plano de referencia como nodo agrupado

Lo primero que debe verificar es si su plano de referencia puede considerarse un nodo agrupado, en lugar de una línea de transmisión. Si el tiempo de subida de su señal es mayor que el tiempo que la luz necesita cruzar de un borde del tablero al otro y viceversa ( en cobre ; una buena regla general es 8 pulgadas por nanosegundo), entonces puede considerar el plano de referencia para ser un elemento agrupado, y la distancia desde la carga al condensador de desacoplamiento no importa. Esta es una determinación importante, ya que afecta su estrategia de colocación de vías de alimentación y condensadores.

Si las dimensiones del plano son más grandes, entonces no solo necesita distribuir los condensadores de desacoplamiento, sino que también necesita más de ellos y los condensadores deben estar dentro de la distancia de tiempo de aumento de la carga que están desacoplando.

Vía inductancia

Continuando con nuestros esfuerzos para minimizar la inductancia, si el plano es un elemento agrupado, entonces la inductancia entre la parte y el plano se vuelve dominante. Considere C19 en su primer ejemplo. La inductancia vista desde el plano hasta el chip está directamente relacionada con el área encerrada por las pistas. En otras palabras, siga el camino desde el plano de alimentación hasta el chip, luego vuelva a salir del pin de tierra al plano de tierra, finalmente cerrando el bucle de vuelta a la vía de alimentación. Su objetivo es minimizar esta área, ya que menos inductancia significa más ancho de banda antes de que la inductancia se vuelva dominante sobre la capacidad de desacoplamiento. Recuerde, la longitud de la vía desde la superficie al plano es parte del camino; Mantener planos de referencia cerca de las superficies ayuda mucho. No es raro en 6 o más tableros de capas que la primera y la última capa interna sean planos de referencia.

Entonces, si bien tiene una inductancia bastante pequeña para comenzar (supongo que 10-20 nH), se puede reducir dándole al IC su propio conjunto de vías: dado su tamaño de vía, una vía al lado del pin 97 y otra cerca el pin 95 reduciría la inductancia a 3 nH más o menos. Si puede pagarlo, las vías más pequeñas ayudarían aquí. (Aunque, sinceramente, dado que su parte es un LQFP en lugar de un BGA, esto puede no ser de gran ayuda porque el marco principal en el paquete podría estar contribuyendo 10 nH por sí mismo. O tal vez no sea tanto por ... )

Inductancia mutua

Las líneas y vías que conducen a una carga o condensador no existen en el vacío. Si hay una línea de suministro, debe haber una línea de retorno. Dado que estos son cables con corrientes que fluyen a través de ellos, generan campos magnéticos, y si están lo suficientemente cerca uno del otro, crean inductancia mutua. Esto puede ser dañino (cuando aumenta la inductancia total) o beneficioso (cuando disminuye la inductancia total).

Si las corrientes en cada uno de los cables paralelos (digo "cable" para incluir tanto el trazado como la vía) van en la misma dirección, entonces la inductancia mutua se suma a la autoinductancia, aumentando la inductancia total. Si las corrientes en cada cable van en direcciones opuestas, entonces la inductancia mutua se resta de la autoinducción, disminuyendo el total. Este efecto se hace más fuerte a medida que disminuye la distancia entre los cables.

Por lo tanto, un par de cables que van al mismo plano deben estar muy separados (regla general: más del doble de la distancia de la superficie al plano; suponga el grosor de la PCB si aún no tiene su apilamiento resuelto) para reducir la inductancia total . Un par de cables que van a diferentes planos, como cada ejemplo que haya publicado, deben estar lo más cerca posible.

Cortar planos

Dado que la inductancia es dominante, y (para señales de alta velocidad) está determinada por la ruta que toma la corriente a través de la red, se deben evitar cortes en el plano, especialmente si hay señales que cruzan ese corte, ya que la corriente de retorno (que prefiere seguir un ruta directamente debajo de la traza de señal para minimizar el área del bucle y, por lo tanto, la inductancia) tiene que hacer un gran desvío, aumentando la inductancia.

Una forma de mitigar la inductancia creada por los cortes es tener un plano local que pueda usarse para saltar sobre el corte. En este caso, se deben usar varias vías para minimizar la longitud de la ruta de la corriente de retorno, sin embargo, dado que estas son vías que van al mismo plano y, por lo tanto, tienen flujo de corriente en la misma dirección, no se deben colocar cerca de cada una otro, pero debe estar al menos a dos distancias de avión aproximadamente.

Sin embargo, se debe tener cuidado con los trazos de señal que son lo suficientemente largos como para ser líneas de transmisión (es decir, durante un tiempo de subida o bajada de longitud, el que sea más corto), porque un relleno de tierra cerca del trazo cambiará la impedancia de ese trazo, causando un reflejo (es decir, sobreimpulso, subimpulso o timbre). Esto es más notable en las señales de velocidad gigabit.

Fuera de tiempo

Analizaría cómo la estrategia de "un condensador de 0.1 uF por pin de alimentación" es contraproducente con diseños modernos que pueden tener decenas de pines de alimentación por parte, pero realmente tengo que ir a trabajar ahora. Los detalles se encuentran en los enlaces BeTheSignal y Altera PDN a continuación.

Recomendaciones (TL; DR)

• Mueva las vías de condensador de desacoplamiento más cerca, si esas vías van a planos diferentes.
• Poner la vía en la plataforma es la mejor opción, si puede permitírselo (necesita llenar la vía y colocar la plataforma sobre el relleno, lo que agrega uno o dos días a la fabricación y cuesta más dinero). El segundo mejor es colocar las dos vías en el mismo lado de la tapa, lo más cerca posible entre sí y el condensador. Se puede colocar un conjunto adicional de vías en el lado opuesto del condensador para cortar la inductancia por la mitad, pero asegúrese de que los dos grupos de vía estén separados por al menos un grosor de placa (o dos distancias planas).
• Proporcione al CI sus propias vías de poder y tierra, manteniendo las vías de red opuestas cerca una de la otra y las vías de la misma red más separadas. Estas vías se pueden compartir con condensadores de desacoplamiento, pero es mejor tener más vías planas que alargar las trazas a las vías planas. (Mi técnica de diseño habitual es colocar la carga, luego colocar las vías de alimentación y tierra, y finalmente colocar un condensador de desacoplamiento en el lado opuesto del tablero si hay espacio. (Si no hay espacio, el condensador se mueve, ¡no la vía! )
• Minimice la dimensión más larga de cada plano de referencia para minimizar la inductancia y permita el modelo más simple de elementos agrupados para su plano. Los cortes de avión deben minimizarse, y los aviones locales pueden usarse para mitigarlos.

Ver también

• Henry Ott, Ingeniería de compatibilidad electromagnética
• BeTheSignal.com
• Herramienta de diseño de red de distribución de energía de Altera y nota de aplicación : se centran en los productos de Altera, pero las estrategias básicas son relevantes para cualquier diseño digital de alta velocidad. La herramienta PDN es excelente para calcular la impedancia del plano dados los parámetros físicos y los condensadores de desacoplamiento. Pone a la cama el mito de "una tapa de 0.1 uF por pin de alimentación" mostrándole lo que realmente sucede.

Creo que tiende a ayudar a pensar en los circuitos RC equivalentes que forman las trazas, cuando necesita considerar el comportamiento de las líneas eléctricas (trazas, por ejemplo, resistencias ^{realmente pequeñas} ) y tapas de desacoplamiento.

Aquí hay un simple esquema esquemático de las tres mayúsculas que tiene en su publicación:
^{No hay polaridad en la imagen, así que suponga que un "Poder" está conectado a tierra, y el otro es VCC.}

Básicamente, existen dos enfoques para el desacoplamiento: A y C. B no es una buena idea.

A será más efectivo para evitar que el ruido del IC se propague nuevamente a los rieles de alimentación de su sistema. Sin embargo, es menos efectivo para desacoplar las corrientes de conmutación del dispositivo: la corriente de estado estable y la corriente de conmutación tienen que fluir a través de la misma traza.

C es más efectivo para desacoplar el CI. Tiene una ruta separada para cambiar las corrientes al condensador. Por lo tanto, la impedancia de alta frecuencia del pin a tierra es menor. Sin embargo, más ruido de conmutación del dispositivo hará que regrese al riel de alimentación.
Por otro lado, esto da como resultado una variación neta más baja de voltaje en el pin IC , y reduce el ruido de la fuente de alimentación de alta frecuencia al derivarlo a tierra de manera más efectiva.

La elección real es la implementación específica. Intento ir con C, y solo uso múltiples rieles de potencia siempre que sea posible. Sin embargo, cualquier situación en la que no tenga espacio en el tablero para múltiples rieles, y esté mezclando analógico y digital, A puede estar justificada, suponiendo que la pérdida en la eficacia de desacoplamiento no cause daño.

Si dibuja el circuito de CA equivalente, la diferencia entre los enfoques se vuelve más clara:

C tiene dos caminos de CA separados a tierra, mientras que A tiene solo uno.

Las respuestas a sus preguntas (todas ellas) dependen en gran medida de las frecuencias que se ejecutan alrededor de su PWA.

Independientemente de cualquier otra cosa que esté a punto de decir, recuerde que la mayoría de las tapas de desacoplamiento discretas se vuelven inútiles por encima de aproximadamente 70 MHz. El uso de múltiples tapas paralelas puede llevar ese número un poco más alto.

Una regla general es que un objeto comienza a actuar como una antena en L = longitud de onda / 10. Longitud de onda = c / f; entonces necesitamos L <c / (10f). Los tamaños de características de 1 cm se vuelven importantes a alrededor de 3 GHz. Antes de respirar aliviado (porque su reloj solo funciona a, por ejemplo, 50 MHz) recuerde que debe pensar en el contenido espectral de los bordes del reloj y las transiciones de los pines de E / S del chip.

En general, desea colocar muchas tapas alrededor de la placa, y / o utilizar una placa con potencia especialmente diseñada y planos de tierra, que básicamente convierten toda la placa en un condensador distribuido.

La inductancia de plomo y traza (L) es de aproximadamente 15 nH / pulgada. Eso equivale a aproximadamente 5 ohmios / pulgada para contenido espectral a 50 MHz, y aproximadamente 20 ohmios / pulgada para contenido espectral a 200 MHz.

Paralelamente 'N' topes de valor C aumentará C en un factor de N y reducirá L en aproximadamente un factor de N. Su esquema de desacoplamiento tiene un rango de frecuencia útil. El final BAJO de ese rango de frecuencia se establece por la capacitancia efectiva total de todos sus límites. El extremo ALTO del rango de frecuencia no tiene nada (repito, nada) que ver con la capacidad de sus condensadores: es una función de las inductancias de plomo de sus condensadores y el número de condensadores (y su ubicación) en la red. La inductancia global efectiva es inversamente proporcional a N. Diez tapas de 10 nF cada una son altamente preferibles a 1 tapa de 100 nF. 100 cápsulas, de 1 nF cada una, es aún mejor.

Para mantener su red de desacoplamiento EFECTIVA C alta, y su red de desacoplamiento EFECTIVA L baja, debe distribuir sus límites (no agruparlos en uno o pocos lugares).

Proteger sus conversiones A / D del ruido es un tema completamente diferente, que pasaré en este momento.

Espero que haya ayudado a responder algunas de sus preguntas.

Los condensadores de derivación cumplen cuatro funciones principales:

1. Minimizan los cambios rápidos en las corrientes dibujadas en los cables de alimentación (tales cambios en el consumo de corriente podrían causar EMI, o podrían acoplar el ruido a otros dispositivos en el tablero)
2. Minimizan los cambios en el voltaje entre VDD y VSS
3. Minimizan los voltajes entre VSS y tierra
4. Minimizan los voltajes entre VDD y el riel positivo de la placa.

El diagrama (A) en la respuesta de Fake Name es, con mucho, el mejor para minimizar los cambios dibujados en los cables de suministro, ya que los cambios en la corriente extraída por la CPU tendrán que cambiar el voltaje de la tapa antes de que puedan causar algún cambio en la corriente de suministro. Por el contrario, en el diagrama (C), si la inductancia a la fuente principal fuera diez veces mayor que la de la tapa de derivación, entonces la fuente de alimentación vería el 10% de los picos de corriente, independientemente de qué tan grande o perfecta sea la tapa.

El diagrama (C) es probablemente el mejor desde la perspectiva de minimizar los cambios en el voltaje entre VDD y VSS. Supongo que probablemente sea más importante minimizar las variaciones en la corriente de suministro, pero si es más importante mantener estable el voltaje VDD-VSS, el diagrama (C) podría tener una ligera ventaja.

La única ventaja que puedo ver para el diagrama (B) es que probablemente minimiza el voltaje diferencial entre VDD y el riel de suministro positivo de la placa. Realmente no es una gran ventaja, pero si uno voltea los rieles, minimizaría el voltaje diferencial entre VSS y tierra. En algunas aplicaciones eso podría ser importante. Tenga en cuenta que aumentar artificialmente la inductancia entre el riel de suministro positivo y el VDD podría ayudar a reducir los voltajes diferenciales entre VSS y tierra.

Como nota al margen aparte del tema del diseño, tenga en cuenta que hay razones para usar una variedad de valores de condensadores (por ejemplo, 1000pf, 0.01uF y 0.1uF) en lugar de solo condensadores de 0.1uF.

La razón es que los condensadores tienen inductancia parásita. Los buenos condensadores cerámicos tienen una impedancia muy baja a la frecuencia de resonancia, con la impedancia dominada por la capacitancia a frecuencias más bajas y dominada por la inductancia parásita a frecuencias más altas. La frecuencia de resonancia generalmente disminuye al aumentar la capacitancia parcial (principalmente porque la inductancia es casi la misma). Si usa solo condensadores de 0.1uF, le brindan un buen rendimiento a frecuencias más bajas, pero limitan su derivación de alta frecuencia. Una mezcla de valores de condensador le ofrece un buen rendimiento en un rango de frecuencias.

Solía ​​trabajar con uno de los ingenieros que hizo el diseño esquemático + el diseño para el accionamiento del motor Segway, y obtuvo el ruido del convertidor analógico a digital del DSP (la fuente principal es el reloj del sistema DSP) en un factor de 5- 10 cambiando los valores del condensador y minimizando la impedancia del plano de tierra utilizando un analizador de red.

Hay otro truco para minimizar la impedancia entre los rieles internos GND y VCC en la MCU y los planos de potencia.

Cada pin de E / S MCU no utilizado debe conectarse a GND o VCC, elegido de modo que aproximadamente el mismo número de pines no utilizados va a VCC como a GND. Esos pines deben configurarse como salidas y su valor lógico debe establecerse de acuerdo con el riel de alimentación al que está conectada la salida.

De esa forma, proporciona conexiones adicionales entre los rieles de alimentación internos del MCU y los planos de alimentación en las placas. Estas conexiones simplemente pasan por el paquete de inductancia y ESR, y el ESR del mosfet que se enciende en el controlador de salida GPIO.

^{simular este circuito : esquema creado con CircuitLab}

Esta técnica es tan efectiva para mantener el interior de la MCU atado a los planos de alimentación que a veces vale la pena elegir un paquete para una MCU dada que tenga más pines de los necesarios, solo para aumentar el número de pines de alimentación redundantes. Si el fabricante de su placa puede abordarlo, entonces también debe preferir los paquetes sin plomo (LCC), ya que generalmente tienen una inductancia menor de placa a matriz. Es posible que desee verificar eso consultando el modelo IBIS para su MCU, si hay uno.

Siempre es mejor adoptar buenas prácticas, especialmente porque no implica más trabajo o costo en este tipo de diseño.

Debe tener las vías lo más cerca posible de las almohadillas de los condensadores para minimizar la inductancia. El condensador debe estar cerca de los cables de alimentación y tierra del chip. La ruta en la segunda imagen debe evitarse, y la primera no es ideal. Si ese es un prototipo, modificaría el desacoplamiento para la versión de producción.

Además del mal funcionamiento del chip en algunas circunstancias, podría estar aumentando las emisiones no deseadas.

Aunque su diseño "funciona" tal como está, en mi experiencia, descubrí que si no hace un "buen" trabajo de desacoplamiento y derivación, sus circuitos serán menos confiables y más susceptibles al ruido eléctrico. También es posible que lo que funciona en el laboratorio no funcione en el campo.