¿Están los circuitos AND y OR P completos?

La compuerta AND & OR es una compuerta que recibe dos entradas y devuelve su AND y su OR. ¿Los circuitos hechos solo con la compuerta AND & OR, sin fanout, son capaces de hacer cálculos arbitrarios? Más precisamente, ¿el espacio de registro de cálculo del tiempo polinómico es reducible a los circuitos AND y OR?

Mi motivación para este problema es bastante extraña. Como se describe aquí , esta pregunta es importante para el cálculo dentro del juego de computadora Dwarf Fortress .

Si no entiendo mal lo que quiere decir con compuerta AND & OR, es básicamente una compuerta de comparación que toma dos bits de entrada e y y produce dos bits de salida x ∧ y y x ∨ y . Los dos bits de salida x ∧ y y x ∨ y son básicamente min ( x , y ) y max ( x , y ) .$x$$y$$x\wedge y$$x\vee y$$x\wedge y$$x\vee y$$(x,y)$$(x,y)$

Los circuitos comparadores se construyen componiendo estas compuertas comparadoras juntas pero sin permitir más abanicos que no sean las dos salidas producidas por cada compuerta . Por lo tanto, podemos dibujar circuitos comparadores usando las anotaciones a continuación (de manera similar a cómo dibujamos redes de clasificación).

Podemos definir el problema del valor del circuito comparador (CCV) de la siguiente manera: dado un circuito comparador con entradas booleanas especificadas, determinar el valor de salida de un cable designado. Al cerrar este problema de CCV bajo las reducciones de espacio de registro, obtenemos la clase de complejidad CC , cuyos problemas completos incluyen problemas naturales como lex-first maximal match, matrimonio estable, roomate estable.

$^0$$\subseteq$$\subseteq$

(la respuesta no es elegible porque se refiere a puertas AND, OR separadas sin restricción de abanico)

El siguiente artículo es sobre el tema: Autómatas celulares de votación mayoritaria, dinámica de ising y completitud P

Mostramos que en tres o más dimensiones estos sistemas pueden simular circuitos booleanos de puertas AND y OR, y por lo tanto son P-completos . Es decir, predecir el estado de los pasos de tiempo en el futuro es al menos tan difícil como cualquier otro problema que requiera tiempo polinómico en una computadora en serie.

(...)

El problema del valor del circuito monótono, donde las compuertas AND y OR están permitidas pero NO las compuertas no, todavía está P-completo por la siguiente razón: usando las leyes de De Morgan (...), podemos cambiar las negaciones a través de las compuertas hasta que solo afectar las entradas mismas. Por lo tanto, cualquier problema de valor de circuito se puede convertir en un problema de valor de circuito monótono con algunas de las entradas negadas. Este tipo de conversión, de una instancia de un problema a una instancia de otro, se denomina reducción.