Cuando un bus de direcciones se multiplexa, generalmente envía direcciones en dos partes consecutivas. Por lo tanto, para un bus de 32 bits solo se necesitan 16 cables.
Por lo general, (si consigo esto correcto):
Bus de 4 bits:
+-------------+ +-------------+
| +----1-------> |
| | | |
| +----0-------> |
| | | |
| +----0-------> |
| | | |
| +----1-------> |
+-------------+ +-------------+
Multiplexado de 4 bits
+-------------+ +-------------+
| | | |
| +----0---1---> |
| | | |
| +----1---0---> |
| | | |
+-------------+ +-------------+
Como hay un problema con la velocidad de la memoria frente a la capacidad de la CPU, ¿un multiplexor no causa penalización de velocidad? ¿Es un problema de restricciones físicas?