En el marco USB 2.0, los dispositivos USB1 no ralentizaron nada. El problema con un solo TT (Transaction Translator, para traducir el tráfico HS en paquetes FS / LS localmente, en cada concentrador) era que un único TT ralentizaría los dispositivos USB1 en el mismo concentrador, no el rendimiento general del concentrador HS.
En las especificaciones USB 3.x, eléctricamente la interfaz USB 2.0 es completamente independiente de la ruta SuperSpeed, se ejecuta en paralelo, en cables D + / D- de estilo antiguo dedicados. A diferencia de USB 2.0, USB 3.x no introduce "TT" (Transaction Translator), las transacciones de supervelocidad USB 3.x no pueden "traducirse" en transacciones HS USB 2.0.
Sin embargo, las tuberías internas del controlador y las interfaces del sistema (tejido interno) tienen un ancho de banda limitado, por lo que el sistema debe administrarlo. Las especificaciones xHCI definen el concepto de "BI", "instancia de bus". Los BI pueden ser del tipo SS, del tipo HS o del tipo LS / FS. El sistema puede asignar varios BI a un puerto y asignar cierto ancho de banda para cada puerto, por lo que es posible que demasiados dispositivos USB2 puedan invadir el ancho de banda SS. Esto dependerá de la implementación de xHCI y de la pila de controladores de software. No está claro hasta qué punto la pila USB moderna es inteligente para gestionar toda esta flexibilidad. Este informe es un ejemplo de confusión general en el área de asignación de ancho de banda USB.