Práctica formación de haz digital de banda ancha para grandes matrices en aplicaciones de radar

Entiendo las matemáticas detrás de la formación de haces digitales, pero no estoy seguro de cómo se implementan prácticamente estos sistemas. Por ejemplo, en un radar FMCW de banda ancha típico que funciona en banda S, el ancho de banda de pulso (banda base) puede ser tan grande como 500MHz. Para digitalizar esta señal, necesita ADC de alta velocidad, generalmente una frecuencia de muestreo de 1 GHz. Hasta donde yo sé, estos ADC no son baratos.

Ahora, si tiene, digamos, una Matriz Rectangular Uniforme (URA) con 20 elementos de antena, ¡debe replicar su interfaz RF 20 veces! Esta interfaz RF normalmente incluirá un LNA, un mezclador y el ADC de alta velocidad.

Además, la gran cantidad de datos producidos por el sistema anterior es enorme y requiere una gran memoria y potencia de procesamiento.

Mis preguntas son así:

1. ¿El escenario anterior refleja cómo se implementan los sistemas prácticos de formación de haces o es demasiado ingenuo? ¿Me estoy perdiendo algo fundamental aquí?
2. ¿Hay algún truco de procesamiento de hardware / señal que pueda ayudar a reducir el hardware o los requisitos de procesamiento en dichos sistemas?

Gracias

No he trabajado en el diseño de tales sistemas antes, pero creo que sus nociones están en el dinero. Específicamente, sí, las matrices de formación de haces tienen frontales RF que se replican muchas veces. La complejidad de los radares de matriz en fase contemporáneos es asombrosa a este respecto; Hay diseños que tienen cientos de elementos de antena individuales en ellos con niveles impresionantes de control de la respuesta de la matriz utilizando diversas técnicas de procesamiento de señal.

Y como sospechaba, sí, este tipo de enfoque no es barato. Los ADC de clase Gigasample están disponibles comercialmente en el rango de unos pocos miles de dólares, pero es posible que los frontales RF de baja cantidad personalizados utilizados en sistemas como este reduzcan el costo. Aun así, los radares con este tipo de capacidad a menudo se encuentran como subsistemas en sistemas más grandes y caros (como un avión de combate de varios cientos de millones de dólares).

En lo que respecta al procesamiento de señales digitales de fondo, ese es un mercado bastante maduro que se ha desarrollado en las últimas décadas. El objetivo principal es la densidad de procesamiento: obtener el número máximo de FLOPS en el volumen más pequeño. Después de todo, tales radares a menudo se usan en aplicaciones con espacio limitado como aviones. Por lo tanto, verá gran parte del procesamiento realizado en FPGA personalizados y / o computadoras de una sola placa que se pueden apilar de manera compacta en ensambles de chasis estandarizados (como VPX o CompactPCI ).

De acuerdo, creo que la técnica que estaba buscando es la formulación de una abertura sintética como en el Radar de Apertura Sintética (SAR). El 'truco', en el caso general, donde están involucradas plataformas de radar y objetivos estáticos, probablemente sea que todos los elementos de la matriz estarán físicamente presentes en comparación con el SAR convencional, donde el movimiento de la plataforma se utiliza para sintetizar una apertura realmente grande. Al utilizar la conmutación de RF para simular el movimiento de la plataforma, se pueden capturar datos SAR secuencialmente y aplicar técnicas SAR conocidas para lograr el rendimiento deseado, es decir, una resolución angular fina.

La 'captura' en este caso será el tiempo extra requerido para la adquisición de datos SAR en comparación con un formador de haz digital completo. Otra es que esta técnica puede ser válida para escenarios de formación de haces en recepción solamente.

Siempre que tenga un cliente que pagará el costo de ASIC, es decir, un costo de diseño NRE de aproximadamente $ 25 millones, puede obtener los 20 front-end, ADC y aritmética digital de formación de haces en un chip CMOS en cualquier lugar, desde DC a 100 GHz por menos de $ 20 recurrentes costo