Puede haber varias razones.
Procesamiento por computadora:
Una razón para usar los datos IQ para el procesamiento SDR es reducir la velocidad de procesamiento computacional (para usar un procesador de potencia más lento o más bajo) para visualización (panadapter) o demodulación sin un paso de conversión adicional. Muchos esquemas de modulación tienen bandas laterales asimétricas. Las señales IQ pueden transportar información desambiguada sobre ambas bandas laterales alrededor de DC (0 Hz) ( vea la explicación aquí), lo que significa que la velocidad de procesamiento puede estar muy cerca de DC (0 Hz + ancho de banda de señal + margen de seguridad de transición de filtrado), a diferencia del doble de la frecuencia portadora (más ancho de banda de señal, banda de transición de filtro, etc.). De hecho, algunos módulos SDR (Funcube Dongle Pro +, Elecraft KX3, etc.) producen datos IQ en una interfaz de audio estéreo para PC (lo que permite el procesamiento a velocidades de datos de audio muy bajas en comparación con una portadora de VHF / HF RF mucho más alta o HF / LF IF frecuencias).
Hardware de radio:
Para realizar el procesamiento con un flujo de datos de un solo canal se requiere una velocidad de procesamiento muy alta (superior a 2 veces la portadora de RF, utilizando un FPGA, etc.), o alguna forma de deshacerse de las imágenes o el alias antes de la reducción de muestreo / reducción, generalmente por un adicional paso de conversión o mezcla (o más) a una frecuencia IF, más uno o más filtros antisolapamiento asociados para el rechazo de imágenes. Por lo tanto, un flujo de datos reales únicos de velocidad 2X generalmente requiere una etapa IF adicional (y / o un filtro de paso de banda de alta frecuencia muy estrecho, a menudo cristal o SAW) para hacer esto en comparación con la producción de un flujo de datos IQ de velocidad 1X. Una etapa IF adicional generalmente requiere un oscilador y mezclador adicionales también. Mientras que la conversión directa a datos IQ se puede lograr sin la necesidad de un paso de banda de alta frecuencia o un filtro de techo para el rechazo de imágenes.
El oscilador de conversión descendente puede centrarse (o casi) en la portadora de señal de interés (ya sea RF o IF), o un múltiplo bajo, en lugar de estar desplazado o mucho más alto. Esto puede simplificar el seguimiento, el bloqueo de fase o la sincronización de este oscilador y, por lo tanto, permitir que la lectura de frecuencia y / o la generación de la señal del transmisor del transceptor sean más simples en un hardware de radio mínimo.
Hardware de conversión:
En hardware, puede ser más fácil o más económico implementar 2 ADC a una frecuencia de muestreo más baja que 1 ADC a una frecuencia de muestreo más alta. Por ejemplo, puede usar una tarjeta de sonido estéreo con una frecuencia de muestreo de 44.1k (o 192k), en lugar de una tarjeta de sonido más costosa con una frecuencia de muestra de 96k (o 384k), para casi la misma capacidad de ancho de banda de señal.
Tamaño de la pizarra:
Las secuencias de muestra IQ (creadas por dos canales de mezcla y / o muestreo con desplazamiento de fase de 90 grados) también corresponden estrechamente a señales matemáticas complejas (con componentes reales e imaginarios), lo que hace que sea más fácil pensar en los dos canales de datos reales como un solo canal de una representación matemática compleja. Esto hace que ciertos algoritmos matemáticos (DFT / FFT, demodulación de envoltura compleja, etc.) sean más directamente aplicables (y, como se mencionó anteriormente, a velocidades de procesamiento de banda base) con menos operaciones matemáticas adicionales (desplazamientos o desplazamientos de velocidad, etc.)
Una explicación o descripción de estos algoritmos DSP que usan matemáticas complejas generalmente requiere menos escritura en una pizarra de clase que explicaciones equivalentes que usan una representación de frecuencia de muestreo no compleja más alta (además de ser mucho más elegante en la opinión de muchos). Las explicaciones de IQ a veces se traducen directamente a menos código (dependiendo del lenguaje de computadora HLL en sus tipos de datos compatibles), o menos bloques computacionales (usando una herramienta de diseño de ruta de señal gráfica) son aplicaciones SDR.
Compensaciones:
La desventaja, por supuesto, es la necesidad de una generación precisa de cambio de fase de 90 grados, 2 ADC en lugar de uno y multiplicaciones complejas (multiplicadores de hardware 4X u OP de instrucción) en lugar de una sola multiplicación por muestra (real o IQ), para operaciones similares .