El más rápido del búfer GPIO puede ser abordado hasta ahora es 5.4MHz, pero la mayoría frente a las bibliotecas a cabo como máximo alrededor de 70 kHz: http://codeandlife.com/2012/07/03/benchmarking-raspberry-pi-gpio-speed/
La especificación PCIe funciona a 100MHz (frecuencia ajustable hasta 200MHz).
http://www.ni.com/white-paper/3767/en/
Puede haber una forma de forzar un modo compatible con versiones anteriores en PCIe y reducirlo a la frecuencia PCI anterior a 33MHz, lo que significa que puede haber cierta superposición en los rangos de frecuencia con un búfer extenso. Sin embargo, PCIe tiene un ancho de bits mucho más amplio que GPIO, y requiere una gran cantidad de infraestructura de software para abordar adecuadamente, que el bus GPIO en el Pi simplemente no tiene. PCI y PCIe son más que simples interfaces, incluyen sus propios protocolos de comunicaciones intermedias (complejos), que de alguna manera tendría que emular.
¿Se podría hacer? Claro, con la interfaz adecuada de software / hardware se puede hacer cualquier cosa. Las bibliotecas a nivel de núcleo se pueden escribir para anular casi cualquier cosa y almacenar en búfer casi cualquier cosa.
¿Debería hacerse? Bueno, lo que esencialmente está tratando de hacer es conectar el bus inalámbrico rápido / PCIe con el Pi más lento. Eso es lo que el bus USB de Pi ya hace, y lo hace bastante bien, además de que lo hace de forma nativa y de forma totalmente compatible.
Tratar de hacer que PCI / PCIe se ejecute en la Pi esencialmente reinventaría la rueda, y lo haría muy duro. Puede ser un ejercicio de aprendizaje interesante, si tiene unos meses de sobra, teniendo en cuenta que es probable que se golpee contra una pared y no pueda avanzar en cualquier momento. Suena singularmente poco gratificante para mí. ;-)