AVR: overclock ADC

Esta es una cita de la hoja de datos ATmega32 :

By default, the successive approximation circuitry requires an input clock frequency between
50kHz and 200kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the
input clock frequency to the ADC can be higher than 200kHz to get a higher sample rate.

Estoy planeando usar 8 bits de ADC. La pregunta es: ¿cuánto más alto que 200kHz puedo ir? No pude encontrar ninguna información sobre esto en la hoja de datos. ¿Es posible usar un preescalador de 64 o 32 y, por lo tanto, ejecutar ADC a 250kHz o 500kHz respectivamente sin errores de conversión cuando el uC está funcionando a 16MHz? ¿Y cuáles son las posibles consecuencias de ejecutar ADC fuera de especificaciones?

La frecuencia máxima del ADC se especifica como 1MHz.

El problema real no es exactamente el ADC en sí, sino el dispositivo de muestreo y retención, que en los primeros 2 relojes del ADC tiene que obtener una muestra del voltaje de entrada.

Cuando estos 2 relojes son dos cortos, el condensador de almacenamiento del S / H no puede seguir la señal de entrada con suficiente precisión.

Por cierto, es por eso que también hay una frecuencia mínima. En este caso, el gran tiempo de conversión permite que el condensador de almacenamiento se descargue durante la conversión.

En el reloj de 1MHz, obtendrá 13us de tiempo de conversión o aproximadamente 77ksps. En reloj de 200kHz - 15ksps.