Cambio de nivel de un solo transistor


20

Necesito una palanca de cambio de nivel direccional simple y simple para conversión de 3.3V -> 5V.

Hay muchas opciones en Internet, algunas que usan un ic lógico y otras que usan 2 transistores NPN (convertidor e inversor), pero nunca encontré una opción usando solo un solo transistor (y 2 resistencias).

Entiendo que cuando la entrada está a 3.3V, el transistor se está bloqueando y R2 levanta la salida; mientras que cuando la entrada es 0V, el transistor está pasando y baja la salida al transistor VCE (sat).

palanca de cambio de nivel direccional simple

Entonces, ¿por qué no funcionaría un convertidor de este tipo? Debe haber una razón...


66
@medivh Daría Vce (sat) como el voltaje de salida a la entrada de 0 voltios, y para muchos transistores de señal pequeños, Vce (sat) es mucho más pequeño que la caída del diodo, por ejemplo, 0.3 voltios máximo para el 2n2222 .
Anindo Ghosh

44
Ug. Debes dibujar tus esquemas de manera más sensata, especialmente si le pides a otros que los miren. Lo que tienes es un circuito simple, pero tuve que inclinar la cabeza y pensarlo para darme cuenta de lo que realmente está haciendo. Con un diseño adecuado que hubiera sido obvio de inmediato, y que también podría ayudarlo a ver lo que realmente está sucediendo en el circuito. (Para obtener más información, visite electronics.stackexchange.com/a/28255/4512 .)
Olin Lathrop el

12
El esquema me parece bastante claro ..
pericynthion

55
Schematic también me parece bastante bueno. Olin puede ser un poco exigente. Le falta un punto de unión en la parte inferior de R2, y el designador Q1 debe estar al lado del transistor. Además, se debe mostrar un número de pieza para el transistor (por ejemplo, 2N2222). Tiene la entrada a la izquierda y la salida a la derecha, lo cual es correcto.
tcrosley

44
Además, ha redescubierto la patente estadounidense 3283180 , de la década de 1960.
Fizz

Respuestas:


18

La palanca de cambio de nivel BJT simple en la pregunta funcionaría: si la impedancia de entrada del dispositivo en el lado de 5 voltios es significativamente mayor que los 6.8 k mostrados en la pregunta, se recibiría la señal esperada de ~ 0.3 a ~ 5 voltios ( tomando un 2n2222 como ejemplo ).

Sin embargo, para entradas de menor impedancia, la entrada actuaría como un divisor de voltaje con la resistencia de 6.8 k, atenuando significativamente la parte alta de la señal.

Por ejemplo, si la impedancia de entrada de la carga en el lado de 5 voltios fuera, digamos, 100 k, la señal alcanzaría un máximo de alrededor de 4.6-4.7 voltios. Aún no está tan mal.

Cualquier menor, y el nivel se vuelve problemático. Esto es cuando uno necesita una alternativa, como una configuración de dos transistores mencionada en la pregunta, para impulsar el riel de salida con más fuerza.


3
Mientras el controlador de 3.3V pueda hundirse, digamos, 4 mA, la resistencia de salida en el cambiador de nivel podría reducirse a 1200 ohmios. En estas condiciones, la resistencia de base podría elevarse a 6800 ohmios, lo que todavía ofrece una gran cantidad de unidades (0,4 mA) para saturar el transistor. La corriente total hundida por el controlador de 3.3V sería de 4.3 mA.
Dave Tweed

2
No pensé en eso, ya que para mi caso espero que la impedancia de entrada del lado 5V sea de muchos MΩ. ¡Pero eso explica totalmente por qué la gente toma la ruta 2-NPN! Gracias ...
Nicolas D

8

Me gusta tu solución Como la pregunta es sobre soluciones simples, tengo algunas alternativas (algunas soluciones proporcionadas por Microchip AQUÍ ):

1) Conexión directa: si Voh (voltaje de salida de alto nivel) de su lógica de 3.3V es mayor que Vih (voltaje de entrada de alto nivel), todo lo que necesita es una conexión directa. (también se requiere para esta solución que el Vol (voltaje de salida de bajo nivel) de la salida de 3.3V sea menor que el Vil (voltaje de entrada de bajo nivel) de la entrada de 5V).

2) Si las condiciones anteriores están cercanas, a menudo puede aumentar ligeramente el voltaje de salida de alto nivel con una resistencia pull-up (a 3.3V) y conectar directamente las señales.

3) La resistencia pull-up puede proporcionar una pequeña cantidad de aumento de voltaje de alto nivel. Para más, puede usar diodos y pull-up de hasta 5V. El circuito que se muestra no se despegará a 5V, pero aumentará el voltaje de entrada de alto nivel a la lógica de 5V en la cantidad de una caída de voltaje de diodo (aprox. 0.7v). Se debe tener cuidado con este método de que todavía tenga un nivel bajo válido, ya que también se eleva con una caída de diodo. Los diodos Schottky pueden usarse para un ligero aumento en el voltaje de alto nivel mientras se minimiza el aumento no deseado en el voltaje de bajo nivel. Consulte la nota de la aplicación mencionada anteriormente para obtener más información sobre este circuito:

esquemático

simular este circuito : esquema creado con CircuitLab

4) Si puede lidiar con una inversión lógica (y no requiere un pull-up activo), se puede usar un mosfet y una resistencia pull-up:

esquemático

simular este circuito

5) Sé que no está buscando una solución lógica ic, pero para completar, mencionaré una (probablemente de muchas). El MC74VHC1GT125 es un "Desplazador de nivel lógico CMOS / búfer no inversor con entradas compatibles con LSTTL" en un paquete SOT23-5 o SOT-353. Pequeño simple y barato.


Aparentemente, este tema también se discutió el otro día: intensifique 3.3V a 5V para E / S digital, aunque la solución allí es incorrecta (gracias Dave Tweed).


Sí, pero se equivocaron en esa otra pregunta.
Dave Tweed

Me pareció un poco sospechoso ... Lo editaré para mencionar eso.
Tut

Me gusta esa tercera solución, pero creo que está sujeta a la misma limitación de impedancia de entrada que mis esquemas originales ... ¿verdad?
Nicolas D

1
No exactamente. Su circuito de 3.3V debe hundir tanto la corriente del colector como la corriente base (suficiente para saturar Q1), pero luego debe entregar un Vol menor a la lógica de 5V. El circuito de diodo solo necesita hundir suficiente corriente para la lógica de 5V (y la resistencia de pull-up agregada) que puede ser bastante baja en el caso de CMOS (por ejemplo), pero tendrá un Vol más alto debido a la caída del diodo. Consulte las hojas de datos para determinar cuál funciona mejor. Si tiene márgenes suficientes, no pase por alto la conexión directa, que es bastante común.
Tut

1
¿No debería decirse algo sobre los tiempos de cambio? Con una carga de 10 pF, la constante de tiempo es de 100 ns para una de las transiciones del último circuito.
Peter Mortensen
Al usar nuestro sitio, usted reconoce que ha leído y comprende nuestra Política de Cookies y Política de Privacidad.
Licensed under cc by-sa 3.0 with attribution required.