¿Por qué ocurre MOSFET Pinchoff?

Esta pregunta se refiere a los MOSFET de tipo n mejorados. Por lo que entiendo, se forma una capa de inversión debajo de la capa aislante debajo de la puerta del MOSFET cuando se aplica un voltaje a la puerta. Cuando este voltaje excede , el voltaje umbral ; Esta capa de inversión permite que los electrones fluyan desde la fuente hasta el drenaje. Si ahora se aplica un voltaje , la región de inversión comenzará a disminuir y eventualmente disminuirá tanto que se pellizcará , una vez que se haya pellizcado (ya no puede reducirse en altura), lo hará. luego comience a reducirse en longitud (ancho) cada vez más cerca de la fuente. $V_\mathrm{T}$ $V_\mathrm{DS}$

Mis preguntas son:

¿Es correcto lo que he dicho hasta ahora?
¿Por qué ocurre este pinch-off? No entiendo lo que dice mi libro. Dice algo acerca de que el campo eléctrico en el desagüe también es proporcional a la puerta.
Tengo entendido que cuando el MOSFET está saturado, se forma una capa de agotamiento entre el bit pellizcado y el drenaje. ¿Cómo fluye la corriente a través de esta porción agotada al drenaje? Pensé que la capa de agotamiento no conduce ... Como en un diodo ...

transistors mosfet pn-junction

— usuario968243
fuente

Su descripción es correcta: dado que , si aplicamos un voltaje de drenaje a la fuente de magnitud o superior, el canal se pellizcará. $V_{GS}>V_T$ $V_{SAT}=V_{GS}-V_{T}$

Trataré de explicar lo que sucede allí. Supongo que MOSFET de tipo n en los ejemplos, pero las explicaciones también son válidas para MOSFET de tipo p (con algunos ajustes, por supuesto).

La razón del pinch-off:

Piense en el potencial eléctrico a lo largo del canal: es igual a cerca de la Fuente; es igual a cerca del drenaje. Recordemos también que la función potencial es continua. La conclusión inmediata de las dos afirmaciones anteriores es que los cambios potenciales continuamente se forman de a largo del canal (déjenme ser no formal y usar los términos "potencial" y "voltaje" indistintamente). $V_S$ $V_D$ $V_S$ $V_D$

ingrese la descripción de la imagen aquí

$V_{GS}$ $V_{DS}$

$V_{SAT}=V_{GS}-V_{T}$ $V_{eff}=V_{GS}-V_{SAT}=V_T$

ingrese la descripción de la imagen aquí

Qué sucede entre el punto de pellizco y el drenaje:

El voltaje de puerta a sustrato en esta región no es suficiente para una formación de la capa de inversión, por lo tanto, esta región solo se agota (en lugar de invertida). Si bien la región de agotamiento carece de operadores móviles, no hay restricción en el flujo de corriente a través de él: si un operador ingresa a la región de agotamiento desde un lado, y hay un campo eléctrico en toda la región, este operador será arrastrado por el campo. Además, los transportistas que ingresan a esta región de agotamiento tienen velocidad inicial.

Todo lo anterior es cierto siempre que los portadores en cuestión no se recombinen en la región de agotamiento. En el MOSFET de tipo n, la región de agotamiento carece de portadores de tipo p, pero la corriente consiste en portadores de tipo n, esto significa que la probabilidad de recombinación de estos portadores es muy baja (y puede descuidarse para cualquier propósito práctico).

Conclusión: los operadores de carga que ingresan a esta región de agotamiento serán acelerados por el campo a través de esta región y eventualmente llegarán al drenaje. Por lo general, es posible que la resistividad de esta región se descuide por completo (la razón física de esto es bastante compleja: esta discusión es más apropiada para el foro de física).

Espero que esto ayude

— Vasiliy
fuente

V_{D S}

$V_\mathrm{DS}$

No, esta vez tu descripción es incorrecta. Vuelva a la definición de condensador MOS: cuanto mayor sea la diferencia de potencial entre la compuerta y el sustrato, más carga se acumulará debajo de la compuerta (carga de inversión). Cuando no hay tensión de drenaje a fuente, esta diferencia de potencial es constante. Sin embargo, cuando aplica un potencial más alto al drenaje, el potencial del sustrato cerca del drenaje también aumenta. Este aumento local en el potencial del sustrato conduce a una reducción local del voltaje de puerta a sustrato, lo que conduce a una menor carga de inversión (y, finalmente, a una pizca).

— Vasiliy

Ah sí, entonces el voltaje de drenaje a fuente se opone al voltaje de puerta a sustrato y esta oposición es muy pronunciada cerca del drenaje y apenas pronunciada cerca de la fuente. Supongo que es por esta razón que cuando el voltaje de drenaje a la fuente es igual al voltaje de la puerta al sustrato, el voltaje en el drenaje básicamente se opone completamente al voltaje de la puerta al sustrato, lo que hace que la capa de inversión sea pequeña (pellizco apagado) cerca del desagüe. Muchas gracias por esto, ¡ciertamente lo has dejado mucho más claro que cualquiera de mis libros!

— user968243

V_{S A T} = V_{G S} - V_{T}

$V_{SAT}=V_{GS}-V_T$

Gracias Vasiliy por tu respuesta. Lo que me gustaría preguntarle es si lo mismo se aplica para el modo de agotamiento nMOS o si solo se aplica a los transistores de modo de mejora. Espero que entiendas.