¿Cuáles son algunas 'trampas' del diseño de tableros de alta frecuencia?

Me gustaría diseñar una PCB para un controlador de bucle analógico ... algo con A / D, D / A y procesador a bordo. (Ya sea DSP o FPGA, no lo he decidido). Dado que esto debería modular las señales analógicas a 10 kHz, debe ser un procesador bastante rápido.

Por lo que entiendo, diseñar una placa para procesadores que funcionan a más de 150 MHz puede ser muy difícil debido a problemas de RF. ¿Cuáles son algunos consejos que puede proporcionar al diseñar un tablero de este tipo? ¿Qué problemas debido al diseño pueden ocurrir? ¿Hay algún buen recurso en línea que tenga bases de conocimiento para esto?

Gracias.

Si está interesado en digital de alta velocidad, obtenga una copia del diseño digital de alta velocidad .

Puntos clave:

• El principal factor determinante de su circuito es el tiempo de subida de la lógica. Incluso si opera a una velocidad de reloj lenta, los bordes rápidos pueden crear problemas.
• El tiempo de subida máximo de su sistema le proporciona la longitud crítica de su circuito. Esencialmente, si el retraso de propagación de su señal a lo largo del circuito es mayor que el tiempo de subida de la señal, debe preocuparse por el aspecto de alta frecuencia del diseño.
• Si resulta que la longitud crítica es más corta que la disposición del circuito, entonces debe usar la disposición de impedancia controlada. Esto incluye:
  • La geometría de la pista (ancho y altura de la pista sobre un plano de tierra) para dar al circuito una impedancia característica definida.
  • Terminando los controladores y / o receptores con la impedancia característica de la línea.

Use un plano completo de tierra y potencia. Las tapas de derivación están limitadas por la inductancia, que está determinada principalmente por el tamaño del paquete, las trazas y las vías. Por lo tanto, elija el tamaño de paquete más pequeño con el que pueda trabajar, luego elija la capacidad más grande que no rompa su presupuesto. Si necesita más omisión, suba un tamaño de paquete o dos y obtenga la mayor capacidad en ese paquete. Cuando conecte la tapa a los planos de tierra / potencia, use dos vías a cada lado de cada plataforma; vias + cap se verá un poco como un H.

Dividir los planos puede ayudar a aislar las secciones analógicas y digitales. ¡Nunca cruce un plano dividido con un rastro de señal! Mantenga las señales alejadas del borde del tablero. Mantenga las señales separadas al menos 2 veces por ancho de trazo para evitar la diafonía (las simulaciones son útiles aquí). Mantenga las señales con un ancho de traza de 5x lejos de señales altamente ruidosas (es decir, relojes) o señales extremadamente sensibles (es decir, entradas analógicas). Utilice trazas de protección con conexión a tierra alrededor de señales ruidosas / sensibles si es necesario. Evite vias y trozos con señales ruidosas / sensibles.

Idealmente, proporcione un cable a tierra por señal en un conector. Termine las señales del conector, porque les gusta vomitar EMI. Las cuentas de ferrita alrededor del cable también pueden ayudar con el ruido del conector. Evite que las señales pasen por debajo de los conectores.

El plano de tierra le permite crear trazas de microstrip, que tienen una impedancia bien definida. También puede usar resistencias de terminación si su rastreo es largo. Creo que la regla general es que por cada nS de tiempo de subida, puede ir 2.5 "sin una resistencia de terminación.

Use simulaciones IBIS para determinar si necesita resistencias de terminación. Los FPGA modernos tienen buenos trucos para este tipo de cosas; pueden controlar la potencia del controlador de salida, a veces incluso con una "impedancia controlada digitalmente" (término de Xilinx para la tecnología). Las simulaciones de IBIS también ayudan aquí, al determinar la fuerza de conducción adecuada.

Consulte la enorme lista de boletines de diseño digital de alta velocidad del Dr. Howard Johnson. Realmente impresionante. http://www.sigcon.com/pubsAlpha.htm

Sé muy poco sobre el diseño de alta velocidad. Pero las tres cosas comunes que he escuchado son: Evite los ángulos rectos para los rastros de señal (causan reflejos), tenga un plano de tierra sobre la mayor parte de su circuito tanto como sea posible y divida su placa para tener tipos de señal similares (baja- digital de alta velocidad, digital de alta velocidad, analógico) en diferentes áreas, con "puntos de estrangulamiento" en su plano de tierra para minimizar la interferencia.

En cuanto a los buenos recursos en línea, me imagino que las hojas de datos y las notas de aplicación para el DSP o FPGA que está considerando tendrán algunos buenos consejos. Recuerdo que Xilinx tenía cosas buenas.

Para abordar su solicitud en lugar de la pregunta que hizo directamente (las otras respuestas han hablado sobre esto):

El DSP de 10 kHz para un controlador de bucle no es demasiado rápido. (utilizamos bucles de control de 5 o 10 kHz para controladores de motor). Con un dispositivo decente, supongo que debería ser capaz de manejarlo con una frecuencia de reloj de 40-80 MHz si fuera necesario, y lo mejor de la nueva serie de DSP y los microcontroladores es que usan multiplicadores de reloj de bucle de bloqueo de fase (PLL) para aumentar la frecuencia del reloj internamente, de modo que externamente no es necesario que haya señales realmente rápidas. La serie de DSP TMS320F28xx de TI (consulte 28044 y 28235) tiene un PLL 5x (medios pasos de 0.5x a 5x), por lo que puede obtener un reloj de 100MHz con un cristal de 20MHz.

Para el lado digital, lo que más debe tener en cuenta es asegurarse de proporcionar un buen par sólido de energía y planos de tierra para su procesador, y asegurarse de agregar condensadores de derivación lo más cerca posible de los pines de la fuente de alimentación del procesador. Además, en lugar de simplemente rociar un grupo de capacitores de 0.1uF, use una variedad de capacitores de 0.1uF, 0.01uF y 0.001uF. Los condensadores de 0.1uF proporcionan más carga, pero su inductancia parásita entra en juego a una frecuencia más baja que la que verá en un condensador de 0.01uF o 0.001uF. Los dos últimos no proporcionarán tanta carga, pero funcionarán correctamente a medida que los bypass se limiten a una frecuencia más alta. Teníamos un diseño de placa que funcionaba pero tenía una cantidad moderada de ruido en el convertidor analógico a digital del DSP.

La conversión de analógico a digital será el punto más débil de su sistema. Probablemente no tendrá que trabajar demasiado para que el sistema digital funcione correctamente. Pero a menos que tenga cuidado, obtendrá un rendimiento de ruido mediocre en su ADC. (Me temo que no tengo mucha experiencia tratando personalmente con esto; otros ingenieros de nuestra compañía manejan el diseño, así que lo que te digo es de segunda mano). Cómo manejar los planos de tierra es algo que argumentan dos enfoques separados: si se debe usar un gran plano de tierra para todo el sistema, frente a dos planos de tierra separados, uno analógico + uno digital, unidos en el ADC; el primero está bien para sistemas de 8-10 bits, y escucho La separación de áreas digitales / analógicas del circuito es más importante cuando se llega a conteos de bits más altos (16 bits o más).

No escatime en # de capas de tablero. Los aviones de tierra y de poder son tus amigos.

Lea en la radioafición o encuentre un operador de Clase Extra para ayudarlo Nos ocupamos de estos problemas todo el tiempo a frecuencias mucho más altas. También usamos procesamiento DSP en casi todos nuestros equipos. Pruebe las cosas de educación de AARL en línea, o QRZ. Los problemas no son tan difíciles de corregir, pero hay muchas áreas posibles de problemas a tener en cuenta.
73, KF7BYU

Como ya se mencionó, puede usar un procesador rápido con un PLL y aún tener solo sus señales de 10kHz + un oscilador de cuarzo de 12MHz (cerca de la CPU) en su placa. Exponer esto no será un problema.

Muchas personas (incluido yo) hicieron una salida de audio estéreo de 48 kHz en un ARM7TDMI (en mi caso, transmitiendo desde una tarjeta SD conectada a SPI). Incluso vi decodificación de mp3 en software en un ARM7 de 50MHz que se ejecuta desde RAM (puede haber estados de espera cuando se trabaja desde Flash).

¿Tal vez comprar una placa mbed LPC1768 (100MHz, ADC / DAC muy rápida y PWM en chip, barata: 50 €) y hacer un prototipo? Solo si esto no es suficiente, comience a jugar con otras cosas (más costosas y difíciles).