Respuestas:
Investigué ASIC hace un tiempo y esto es lo que encontré:
Todos tienen diferentes definiciones para la palabra "ASIC". Hay (más o menos) tres categorías: conversiones de FPGA, ASIC "normal" y "personalizado completo". Como se esperaba, estos están en orden de aumentar el precio y aumentar el rendimiento.
Antes de describir qué son, déjenme decirles cómo se hace un chip ... Un chip tiene de 4 a 12+ "capas". Las 3 o 4 capas inferiores contienen los transistores y algo de interconectividad básica. Las capas superiores se utilizan casi por completo para conectar cosas juntas. Las "máscaras" son algo así como las transparencias utilizadas en el fotograbado de una PCB, pero hay una máscara por capa de CI.
Cuando se trata de hacer un ASIC, el costo de las máscaras es ENORME . ¡No es raro que un conjunto de máscaras (8 capas, 35 a 50 nm) ejecute US $ 1 millón! Por lo tanto, no es una gran sorpresa saber que la mayoría de los proveedores de ASIC "más baratos" se esfuerzan mucho por mantener bajos los costos de las máscaras.
Conversiones de FPGA: hay empresas que se especializan en conversiones de FPGA a ASIC. Lo que hacen es tener una "base" algo estándar o fija que luego se personaliza. Esencialmente, las primeras 4 o 5 capas de su chip son las mismas para todos sus clientes. Contiene algo de lógica que es similar a los FPGA comunes. Su versión "personalizada" tendrá algunas capas adicionales encima para el enrutamiento. Esencialmente estás usando su lógica, pero conectándolo de una manera que funcione para ti. El rendimiento de estos chips es quizás un 30% más rápido que el FPGA con el que comenzó. De vuelta en "el día", esto también se llamaría un chip de "mar de puertas" o "conjunto de puertas".
Pros: bajo NRE (US $ 35k es el más bajo). Cantidades mínimas bajas (10k unidades / año).
Contras: altos costos por chip, quizás un 50% del costo de un FPGA. Bajo rendimiento, en relación con las otras soluciones.
ASIC "normal": en esta solución, está diseñando cosas hasta el nivel de puerta. Toma su VHDL / Verilog y lo compila. El diseño de las compuertas individuales se toma de una biblioteca de compuertas y dispositivos que ha sido aprobado por el fabricante del chip (para que sepan que funciona con su proceso). Pagas todas las máscaras, etc.
Pros: Esto es lo que son la mayoría de las fichas del mundo. El rendimiento puede ser muy bueno. Los costos por chip son bajos.
Contras: NRE para esto comienza en US $ 0.5 millones y rápidamente aumenta desde allí. La verificación del diseño es muy importante, ya que un simple error costará mucho dinero. NRE + La cantidad mínima de pedido suele rondar los US $ 1 millón.
Personalizado completo: es similar a un ASIC normal, excepto que tiene la flexibilidad de diseñar hasta el nivel del transistor (o inferior). Si necesita hacer un diseño analógico, una potencia súper baja, un rendimiento súper alto o cualquier cosa que no se pueda hacer en un ASIC normal, entonces esto es lo que necesita.
Pros: Esto requiere un conjunto muy especializado de talentos para hacerlo correctamente. El rendimiento es excelente.
Contras: los mismos inconvenientes que el ASIC normal, solo que más. Las probabilidades de arruinar algo es mucho mayor.
La forma en que se realiza esto realmente depende de la cantidad de trabajo que desee realizar. Podría ser tan "simple" como entregar los archivos de diseño a una empresa como TSMC o UMC y que le devuelvan las obleas desnudas. Luego tienes que probarlos, cortarlos, empacarlos, probablemente volver a probarlos y finalmente etiquetarlos. Por supuesto, hay otras compañías que harán la mayor parte de ese trabajo por usted, por lo que todo lo que obtendrá son los chips probados listos para colocar en una PCB.
Si ha llegado a este punto y todavía parece que un ASIC es lo que quiere hacer, el siguiente paso sería comenzar a buscar en Google para las empresas y hablar con ellas. Todas esas compañías son ligeramente diferentes, por lo que tiene sentido hablar con tantas de ellas como sea posible. También deberían poder decirte cuál es el siguiente paso más allá de hablar con ellos.
Hay dos formas principales de hacer un ASIC si está mirando procesos de terceros, como IBM, ONsemi, STMicro, etc. La primera es trabajar directamente con la fundición (fabricante), y la segunda es trabajar con Un grupo que procesa pedidos más pequeños.
, donde las máscaras son una parte dominante de su costo. Yo estimaría que para los últimos procesos de 40 nm, los costos comienzan alrededor de $ 2 millones.
Si no está buscando grandes volúmenes, o si desea crear un prototipo de un diseño, entonces hay compañías que comprarán una corrida de una fundición para una o dos obleas, y luego venderán espacio en la retícula. Hay dos compañías principales: MOSIS y CMP . Planean comprar solo una o dos obleas y un conjunto de máscaras, por lo que sus costos de producción son básicamente fijos. Sus precios generalmente se basan en el tamaño de su diseño en mm 2 . MOSIS no publica sus tarifas, pero la tarifa más barata de CMP en un proceso de 0,35 micras por 650 euros / mm 2 . Un diseño no trivial probablemente costará $ 3000 o más por 40 chips. Cuanto más fino es el tamaño de la característica, más costoso es hacer las máscaras.
Otro elemento a tener en cuenta es que el software de diseño necesario para diseñar y verificar IC's NO es barato, a menos que lo haga desde un entorno universitario.
Si bien es cierto que crear un chip es muy costoso, TSMC y otros fabricantes ofrecen "servicios de transporte" que ponen muchos dispositivos de muchas personas en el dado y reducen el precio significativamente. Incluso he escuchado que una compañía obtiene algunas muestras de sus dispositivos por $ 1500, lo cual es extremadamente bajo si considera las alternativas. Antes que nada, es mejor implementar tanto como sea posible en un FPGA para garantizar que la lógica sea correcta, etc.
Eche un vistazo aquí: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm
Solo quería agregar esto en:
http://cmp.imag.fr/products/ic/?p=prices <- Precio CMP por mm ^ 2 de la lista de precios actual es para 25 troqueles desnudos, excepto MEMSCAP y TriQuint.
Puede obtener un CMOS C35B4C3 de 0.35u (350nm), por solo 650 euros / mm2 (3), aunque sus precios de envío son bastante altos (hasta 100 euros) y tiene que pagar más si desea que lo empaqueten. tú.
En el otro extremo de la escala, puede obtener CMOS CMOS28LP de 28 nm por solo 15000 euros / mm2 (1) si está haciendo menos de 3 mm ^ 2.
Ahora, a fines de 2018, una compañía está trabajando en una plataforma " Itsy-Chipsy " (suponiendo una colección de herramientas de software más servicios fabulosos) para producir dos chips prototipo por aproximadamente $ 400 en un tamaño de 350x350um que puede caber 14000 puertas . Si el tamaño del área se divide más por 4, hasta 170x170um, el costo sería de aproximadamente $ 100 .
El precio de $ 100 se basa en el precio de un chip de 2x2 mm por MOSIS, dividido por 16, luego por 4. Los comentarios en la página de hackaday anterior tienen más información, pero aún no se han descubierto todos los detalles. Han visitado las fábricas y han afirmado que comenzarán una campaña de financiación colectiva este año. Esto implica: con MOSIS para un chip de tamaño 2x2 mm, cuesta $ 5000 obtener 40 chips.
Una cosa buena es que usará todas las herramientas de código abierto, desde ngspice.sourceforge.net, opencircuitdesign.com qflow and magic, y clifford.at yosys. Aunque no tengo idea de cómo se pueden usar esas herramientas con las librerías, y qué se necesita. Será interesante ver cómo funcionará eso.
Mirando la lista de precios CMP MPW del 18 de septiembre en un archivo pdf : en un proceso .35um CMOS C35B4C3, por mm ^ 2 el precio es de 650 euros, y el área mínima cargada es 3.43 mm ^ 2. Eso es alrededor de 2230 euros, por 25 troqueles desnudos . Esta cifra es más una realidad a partir de hoy.
Una plataforma de diapositivas en nmi.org.uk de imec con fecha de 2016 indica que un ejemplo de MPW en .18um cuesta $ 25,000 por 40 matrices en un área mínima de 25 mm ^ 2 en la primera oblea. Cada 40 dados adicionales cuestan $ 2000.
La presentación también muestra los costos de máscaras dedicadas: por el mismo ejemplo, el primer lote de 14 obleas cuesta $ 134,000 por 14x2945 matrices. Y cada oblea adicional de 2945 troqueles cuesta $ 1000. El costo adicional por dado es de $ 0.34. Esta cifra de $ 134,000 coincide bien con el número de $ 100,000 otras pocas respuestas mencionadas.
Un hilo de 2013 en bitcoin.org titulado "por qué el costo de desarrollo asic> 1M" compartió algunos números: [1] un receptor de onda larga, involucró a 10 ingenieros durante un año por $ 500k, dos cintas de ingeniería de $ 250k, y $ 250k por 10k chips + hardware de verificación y validación. [2] El chip de minería avalon bitcoin probablemente costó alrededor de $ 400k en total que se adivinó en función del volumen de pedido anticipado. [3] Algunos otros números comunes para la minería de bitcoin son, ~ 150k USD por 130nm, 200-300k USD por 110nm, y ~ 500k USD por 65nm, a partir de 2013. Aunque esos chips probablemente tengan una menor complejidad.
Permítanme ser el primero en afirmar que los ASIC personalizados no son para los débiles de corazón. Las piezas del catálogo son lo suficientemente malas. Como referencia, una sola máscara en TSMC circa 2010 para un proceso BiCmos de 0.18um costaba alrededor de $ 25k.
Estudio de caso: trabajé en un chip regulador semi personalizado para un cliente. Mi compañía es un fabricante de semiconductores Fortune 100.
Cobramos algo así como $ 200k NRE, con la expectativa de enviar al menos $ 2 millones. El cliente estableció el costo máximo del dispositivo en un cierto punto de precio, sobre el cual simplemente usarían otra solución. Además, después de un corto período de tiempo, el dispositivo no sería exclusivo para ese cliente.
Pensamos que sería una volcada, simplemente copie y pegue la IP existente del lado, luego modifique el diseño para adaptarlo. Desafortunadamente, hubo problemas en la fabricación, el ensamblaje, la calificación, la prueba, la caracterización, el diseño y la aplicación que requirieron una renovación del dispositivo.
Lo hicimos bien en la segunda ronda, pero nuestro cliente nunca antes había hecho un ASIC personalizado, no tenía grandes especificaciones y realmente no sabía en lo que se estaba metiendo. Básicamente hicimos la integración completa de su sistema porque no podían construir un pcb para salvar sus vidas (calor, selección de paquetes, emi ...)
Una opción es hacer una conversión FPGA. Tanto Altera como Xilinx tienen eso. Yo iría con Altera. Los precios están en los $ 100'sk US.
Cuando estaba haciendo simulaciones lógicas para el diseño ASIC, escuché $ 100,000 (US) como precio por un lote de tamaño mínimo de un solo diseño ASIC, pero eso fue hace aproximadamente 10 años, y probablemente solo para una compañía.
¿Viste esto? http://www.europractice-ic.com/ Tienen una lista de precios completa: http://www.europractice-ic.com/prototyping_minisic.php
También ofrecen servicios adicionales y proporcionan licencias de software según la necesidad.
editar: eliminé el enlace al archivo pdf y agregué el enlace a la página donde están todos los precios.
¿Has considerado usar un FPGA? Con un FPGA puede reorganizar los componentes de hardware en un chip sin el gasto de crear su propio chip. Si estás en una universidad, es posible que tengan su propio FAB pequeño. La universidad a la que fui fue. Si no lo hacen, tal vez podría hablar con alguien en una universidad que tiene un FAB y ver si puede conseguir que hagan su chip, las tarifas probablemente serían más bajas que las de una fundición.