Los fabricantes de FPGA ya no usan el recuento de puertas equivalentes, incluso en los materiales de marketing más manuales. Al igual que las líneas de código o megahercios de velocidad del procesador, es una métrica altamente inexacta para medir la capacidad del dispositivo, y en los mercados de FPGA los clientes sabían lo suficiente como para suprimir su uso.
Para estimar el tamaño del dispositivo que necesita, deberá consultar el resumen en la pág. 2 de la hoja de datos que ha vinculado. Por lo general, puede tener una idea decente desde el principio en su proceso de diseño, cuántas chanclas, cuántas E / S y cuánto ram necesita su diseño. Por lo general, uno u otro será el recurso crítico que determina el tamaño de la parte que necesita.
Si no tiene restricciones de costos, use un dispositivo 2x o más grande de lo que cree que necesita. Le dará espacio para el arrastre de características en su diseño y también acelerará el desarrollo porque las herramientas de diseño no necesitarán trabajar tan duro para adaptar su diseño a los recursos disponibles.
Editar , sacar cosas de los comentarios,
Usted mencionó que su diseño está mayormente desbloqueado.
El problema con esto es que las herramientas de diseño de FPGA dependen del reloj y las restricciones de tiempo resultantes para impulsar la optimización del diseño sintetizado. Si desea hacer un diseño desbloqueado en un FPGA, en principio es posible, pero no obtendrá mucha ayuda de las herramientas (o proveedores) y probablemente necesitará encontrar una comunidad especializada que haga ese tipo de cosas para obtener algún apoyo
En cualquier caso, puede consultar la Guía del usuario del bloque lógico configurable Spartan 6 para ver qué recursos están disponibles en cada bloque. Luego, asigne mentalmente su diseño a esos recursos para ver cuántos bloques necesita. Eso debería ser suficiente para que pueda elegir el dispositivo de tamaño adecuado.
Por ejemplo, puede ver en ese documento que la parte LX45 contiene aproximadamente 27,000 LUT de 6 entradas. Cada LUT se puede usar para implementar una lógica combinatoria arbitraria con hasta 6 entradas. Si puede expresar su lógica en términos de esta primitiva, puede estimar si su diseño encaja en el dispositivo.