Problema de estabilidad en opAmp de ganancia de unidad


12

Como parte de una fuente de alimentación controlada para pruebas de hardware en bucle para un proyecto dirigido por un estudiante, tuve que desarrollar un búfer de corriente (seguidor de voltaje) que pudiera generar hasta 1 A.

Tuve la (mala) idea de intentar implementar este circuito simple:

Idea de circuito inicial

El PMOS dentro del ciclo de retroalimentación actúa como un inversor (más V_gate, menos V_out), y es por eso que el ciclo se cierra en el terminal POSITIVO del opAmp en lugar del negativo.

En el laboratorio configuré VREF = 5V y VIN = 7V. Debería obtener 5V en VOUT, pero obtengo esta salida fuera de control VOUT:

Vout

Y esta es la señal de control (salida de opAmp, conectada a la puerta del MOSFET)

Vg

Encuentro comportamientos similares en diferentes VREF, VIN y Rloads. También tenga en cuenta que la salida de opAmp no está saturada en ninguno de los rieles.

Mi suposición es que la ganancia del bucle es demasiado alta para mantener estable el opAmp.

Tengo experiencia en sistemas de control y opamps, pero no sé cómo aplicarlo para resolver esta situación ...

¿Es posible aplicar alguna red de cambio de fase para estabilizar el ciclo?

¡Agradecería tanto los "hacks rápidos" como las respuestas educativas!


1
Cuando estaba en la etapa de prueba conseguí estabilidad al usar un RC paralelo entre la salida del opAmp y la puerta del mosfet :! [ I.stack.imgur.com/5OJ0W.png] Resolvió el problema completamente en la tabla. (a ciegas, acabo de ver un circuito de compensación similar en una nota de aplicación y funcionó). Pero ahora que me he mudado a PCB, el resultado es bastante malo :!
svilches

2
Vea mi respuesta, explica dónde se equivocó: la buena gente de todas las grandes compañías de amplificadores operacionales diseña amplificadores operacionales que son razonablemente estables con todo tipo de regímenes de retroalimentación. ¡Ahora, ha agregado una etapa de ganancia de voltaje de 100s y espera que el amplificador operacional permanezca estable cuando toma el punto de retroalimentación del drenaje y espera que funcione sin oscilación!
Andy aka

¡Gracias por toda la perspectiva! He probado varios de los métodos de estabilización que ha propuesto sin demasiada mejora. Parece que el MOSFET agrega demasiada ganancia al bucle, haciendo que la estabilización sea bastante difícil. He probado el circuito de @Andy aka (seguidor de origen) y es completamente estable en el tablero. Lo probaré mañana en PCB. El único inconveniente de la configuración de seguidor de fuente es que, para mi aplicación (6 V, la salida 0.5A), necesito un carril de 12 V (que aumenta la disipación del MOSFET)
svilches

Respuestas:


11

Esto es realmente simple: use un FET de canal N y téngalo como seguidor de origen. Incluso puedes usar un BJT. El siguiente tiene ganancia debido a la retroalimentación de 3k3 y el 1k a tierra desde -Vin. Si no desea ganancia, conecte la salida directamente a -Vin y omita el 1k.

ingrese la descripción de la imagen aquí

Un buffer de ganancia unitaria en la salida de un amplificador operacional es un seguidor de emisor o un seguidor de fuente. Tan simple como eso: retroalimentación del emisor / fuente a la entrada inversora del amplificador operacional.

Además, debido a que el voltaje de la fuente / emisor "sigue" la señal de salida de los amplificadores operacionales, los efectos de carga de la puerta / base son mínimos, por lo tanto, cuando use un MOSFET, no necesita preocuparse por la capacitancia de la puerta.

Piense en esto con sensatez: dispositivos analógicos o TI o MAXIM de LT: su equipo de marketing no se despertará una mañana y dirá a sus diseñadores: ¿por qué no puede diseñar un amplificador operacional que le permita a alguien agregar una etapa de ganancia en y espera que sea estable. Si lo hicieran, los diseñadores dirían que tendrían que reducir el rendimiento del amplificador operacional para que sea estable: ¿cómo competiría ese amplificador operacional en el mercado contra todos los amplificadores operacionales que toman el camino sensato? y seguir construyendo en lo que son buenos.


Andy, el circuito que has publicado es bastante equivalente al mío ... así que supongo que, si se usa con un MOSFET, tendrá los mismos problemas, ¿me equivoco?
Svilches

2
Ciertamente NO es equivalente: OK, mi circuito usa un BJT, pero si en cambio usara un FET, sería un tipo de canal N con el drenaje a + 15V y la fuente a la resistencia de carga. La retroalimentación también es para la entrada de inversión en la mía. Este circuito FUNCIONA por las razones en mi respuesta. Claro, a primera vista se ve similar, pero examínelo nuevamente y escuche lo que he dicho, por favor.
Andy alias

@Andyaka El circuito original tiene una pequeña ventaja, y es que para producir el voltaje VREF en R14, el amplificador operacional no tiene que apagar ese voltaje. Solo tiene que encender el PMOSFET lo suficiente para que ese voltaje se produzca en R14. Pero con su emisor / seguidor de fuente, el amplificador operacional tiene que producir básicamente el voltaje de salida.
Kaz

@Andyaka Pero, por supuesto, dado que el circuito es ganancia unitaria, la ventaja no es tan buena porque la entrada - se dirige a VREF. Pero supongamos que se cambia para que haya ganancia. Entonces podemos obtener un voltaje de salida que esté cerca de un riel, sin conducir ni la entrada del amplificador operacional cerca de un riel, ni su salida. Solo un pensamiento. Usar un PMOS o PNP para controlar el lado alto de una carga no es una mala idea.
Kaz

@Andy aka Ahora veo tu punto, lo siento! Con el seguidor fuente no hay aumento de ganancia en el ciclo. Además, Cgs no importa porque Vgs es pequeño. Debería haber elegido esta configuración al principio, la fijación de la PCB para cambiar esto va a ser bastante horribles
svilches

11

Su amplificador operacional está oscilando porque su ganancia de bucle abierto es mayor que 1 a una frecuencia en la que el cambio de fase es 180 °.

El amplificador operacional de su circuito impulsa una carga casi completamente capacitiva: la puerta del MOSFET.

Hay muchas formas posibles de corregir esto usando solo una resistencia bien colocada o un condensador. Puede ser mejor usar una resistencia en serie o una derivación RC paralela, o un par RC de retroalimentación; todo depende del circuito particular en cuestión.

ingrese la descripción de la imagen aquí

Para obtener más información al respecto, consulte este excelente artículo de Analog Devices .


De hecho, esta es la respuesta correcta. Y una discusión más profunda [aquí] en electronics.stackexchange.com/questions/146531/…
Fizz

Oh, vaca, él está proporcionando comentarios positivos a la opamp. Por supuesto, oscilará sin importar qué. Andy tiene razón. Esto es en realidad un error de novato y todos [los demás] estaban tratando el problema [mucho más] difícil.
Fizz

¿Podrían actualizar el enlace "Dispositivos analógicos" o darles una descripción más detallada? Podríamos buscar el artículo en Google, por favor.
Mehrad

8

NOTA: Esta publicación ha sido editada ampliamente para agregar profundidad y claridad. Al componer la respuesta original, se consideraron muchos detalles que no se incluyeron para mantener las cosas breves. Aquí la piel se arranca del proceso de diagnóstico y solución para mostrar lo que sucede debajo de la superficie y agregar sustancia. Piense en ello como una especie de diario de análisis. Dejo la respuesta original intacta para ediciones transparentes, agregando detalles en y después del texto anterior.

Como se ha señalado, la impedancia de salida del LM358 está interactuando con del FET para colocar un polo a aproximadamente 20 kHz. Como el bucle todavía tiene mucha ganancia, oscila. Ciss


Comentario editorial sobre el diagnóstico:

¿De dónde viene este polo de 20 kHz?

No es de , porque ese polo no se mostrará hasta en MHz. Este es un amplificador de fuente común con carga resistiva ( en el drenaje y resistencia en el circuito de compuerta ( ). La ubicación del polo dominante para este tipo de amplificador es aproximadamente: R 14 R gCgsR14Rg

1Fp ~ ~ ~ 21.2kHz (lo suficientemente cerca) 112πR14CgdgfsRg12π(1000)(150pF)(5)(10)

Entonces, el polo proviene de la capacitancia de Miller, que es tan importante aquí ya que se multiplica por la transconductancia FET ( ) y la resistencia de carga ( g fs R 14CgdgfsR14) Haga una suma rápida del cambio de fase de bucle para ver que, en el mejor de los casos, esperaría 45 grados de margen de fase a 20 kHz (LM358 -90, IRF9530 -180 -45 = -315 grados). Ya, a 20 kHz, el margen de fase es, en el mejor de los casos, el mínimo que desearía ver en su bucle, es de 45 grados y probablemente sea menor que eso. OK, hasta ahora este es un SWAG total. Es científico ya que utilicé una calculadora científica para multiplicar y dividir, y es una suposición descabellada ya que aún no he mirado la hoja de datos para el IRF9530, y no he actualizado mi memoria del Zo LM358. Proporciona un indicador rápido de la posible fuente de problemas para el circuito de OP.

Buscando las ideas más simples para mejorar la situación:

Primero traté de proporcionar una solución simple para el circuito original, dando como resultado las dos declaraciones con viñetas a continuación. Ambos son enfoques de tirita que no pueden llevarse lo suficientemente lejos como para hacer una diferencia significativa. La lección aquí (que ya debería saber) nunca es proporcionar soluciones de tirita, ya que no valen la pena. Por supuesto, hay formas de arreglar el enfoque original, pero son más fundamentales y complicadas.

Vth

Un par de notas sobre el circuito que sugerí:

  • R1 en serie con la puerta es solo una conveniencia. Es muy común en circuitos como este tener que aislar la puerta para la resolución de problemas o las pruebas. Hacer estallar una resistencia es una operación de 5 segundos. Levantar el cable de un TO-220 es mucho menos conveniente, hazlo más de un par de veces e incluso puedes levantar una almohadilla. Si está utilizando una parte de montaje en superficie, sin la resistencia tendrá que quitar el FET.

  • Muestro una resistencia de 1kOhm para R15. Sin embargo, teniendo en cuenta la impedancia de salida del LM358, no usaría nada menos que 10kOhm ... e incluso podría llegar a 50kOhm.


Tu podrías intentar:

  • Disminuir la impedancia de salida del amplificador (mucho) agregando un búfer seguidor de emisor en la salida del amplificador.
  • Ciss

Dado que la entrada + del amplificador se está utilizando como punto de retroalimentación negativa, tienes cosas complicadas. Normalmente desearía utilizar OpAmp como un integrador con un condensador de retroalimentación desde la salida de OpAmp hasta la entrada. De esa manera, podría controlar el punto de cruce del amplificador para que la pérdida de fase causada por la capacitancia FET no sea importante o compensada.

Puede comenzar con algo como esto:

ingrese la descripción de la imagen aquí

Elija un valor para C10 que haga que la ganancia del amplificador cruce la ganancia cero a 1 kHz o menos para estabilidad. Usando un FET no podrá obtener más de aproximadamente 3V con ninguna carga en la salida. En cuyo caso, deberías considerar usar un BJT o un Vin superior.


Comentario editorial sobre la solución del seguidor fuente:

Así es como pensé en una solución de diseño básica.

¿Qué sabemos sobre lo que Svilches está tratando de hacer con su circuito? Bueno, él quiere usar 7V para proporcionar hasta 5V con una carga de hasta 1 amp, y quiere que el voltaje de salida rastree un voltaje de control (que él llama un voltaje de referencia). Básicamente, quiere una fuente de alimentación ajustable lineal usando un opamp LM358 para la compensación de error de bucle y solo hay 2 voltios de espacio libre (eso será un problema para el LM358).

No sabemos qué tipo de modulación controlará la referencia. ¿Será una rampa, un seno o tal vez un pulso o una modulación escalonada? El paso es el peor, aunque si lo planifica no es un gran problema, así que calcule los movimientos de entrada de referencia en pasos.

Co

Dos formas básicas de ir:

Compense el circuito fuente común para que sea estable o cambie a un circuito seguidor fuente. La primera opción tiene mucho mérito, pero es más complicada y estaba buscando la solución más rápida y menos complicada. Segunda opción, el seguidor de origen es un diseño más simple porque está restringido. Por restringido me refiero a cambiar de un elemento de paso que amortigua la corriente y tiene ganancia de voltaje a uno que amortigua la corriente y tiene (excepto en circunstancias especiales definidas por elementos parásitos) ganancia de voltaje unitaria. La ventaja del circuito fuente común es que es una solución de baja caída, que se pierde con un amplificador seguidor de fuente. Entonces, el lugar simple para comenzar es el seguidor de origen.

Problemas al usar una etapa de poder de seguidor de origen aquí:

  • VthVdsgfsCgd
  • VgsβVcede 2V. Esa etapa de potencia del canal P se ve mejor todo el tiempo, pero seguiremos con el seguidor fuente. Nota al margen sobre el LM358: a National Semiconductor le gustó este amplificador lo suficiente como para ponerlo en al menos 3 líneas de productos LM124 (un quad) LM158 (un dual) y LM611 (un solo con referencia). Las hojas de datos para el LM124 y LM158 no son muy claras sobre el rendimiento cerca del crossover, pero la hoja de datos LM611 es excelente ... vea especialmente las figuras 29, 30, 35 y 36. Ah, y mientras está en la hoja de datos LM611, tenga un mire esos circuitos de ejemplo que tienen tapas integradoras alrededor del OpAmp.

Vth

VdsgfsCgdCgsCgd

Cgd

Cuando la ganancia cae a 20 dB / década, la fase es de 90 grados si el polo simple más cercano está a una década de distancia. Un poste simple causará 90 grados de cambio de fase durante 2 décadas centrado con 45 grados de cambio en el poste.

Cgdes 150pF, lo que hará retroceder la frecuencia efectiva del polo en aproximadamente 1,5 octavas (1,6 octavas realmente, pero ¿por qué objetar más de 0,1 octavas?). 1.5 octavas vale aproximadamente 20 grados de desplazamiento de fase, por lo que ahora el amplificador tiene solo 25 grados de margen de fase. Si 45 grados de margen de fase dan como resultado un sobrepaso de 1.3, ¿cuánto se esperaría con 25 grados de margen de fase?

Aquí hay una gráfica de sobrepasado de paso versus margen de fase de bucle abierto para un amplificador de retroalimentación de unidad de ganancia unitaria.

ingrese la descripción de la imagen aquí

Localice 25 grados de margen de fase en la gráfica y vea que coincida con un sobreimpulso de aproximadamente 2.3. Para este circuito seguidor de fuente que utiliza un IRF520, esperaría una entrada escalonada de 100 mV al voltaje de referencia para causar un sobreimpulso de 230 mV por encima de su respuesta de 100 mV. Ese sobreimpulso se convertiría en sonar a unos 500 kHz durante un período prolongado. Un pulso actual en la salida tendría un efecto similar de gran sobreimpulso seguido de un timbre de aproximadamente 500 kHz. Este sería un rendimiento inaceptablemente malo para la mayoría de las personas.

¿Cómo se podría reducir todo ese sonido? Aumentar el margen de fase. La forma más fácil de aumentar el margen de fase es agregar una tapa integradora alrededor del amplificador dentro del bucle de retroalimentación de la unidad. El margen de fase superior a 60 grados eliminaría el zumbido, y puede obtener esto reduciendo la ganancia de Opamp en aproximadamente 6dB.

Un escenario probable

VdsCgs. La carga capacitiva en la salida de Opamp comenzará a aumentar desde 150pF, moviéndose hacia 500pF. El sonido con capacitancia adicional en la fuente empeorará. Al usuario tampoco le gustará, e intentará aún más capacitancia para cargar la fuente. Para cuando la capacitancia en la fuente haya alcanzado 1uF, lo más probable es que el circuito ya no suene ... oscilará.

Como espero que se agregue capacitancia a la salida del circuito, dimensionaría la tapa del integrador para reducir la ganancia del bucle en 20dB más o menos.


-1 por sugerir que el problema todavía tiene que ver con la capacitancia de la puerta. Lee mi respuesta. El circuito que propone es el que sugiero, pero como es un seguidor de fuente, la fuente sigue a la puerta y, por lo tanto, la capacitancia de la puerta ya no es un problema. Debido a que un seguidor de origen es una ganancia de unidad y agrega muy poco cambio de fase, funciona, por lo que agregar el límite de integración y R1 no tiene sentido. Además, está oscilando a más cerca de 60 kHz.
Andy aka

1
@Andyaka, no estaba contento con mi respuesta, ya que omití detalles que me llevaron a mi circuito de punto de partida sugerido. Entonces, hice modificaciones, agregando detalles para aclarar las cosas. Fue mi culpa que no pudieras seguir lo que intentaba transmitir. Parece que tiene 4 puntos o preocupaciones que son: 1) Mi circuito de punto de partida es el mismo que sugiere. 2) Las partes adicionales en mi circuito (es decir, la tapa del integrador) no tienen sentido. 3) FET Ciss no es una preocupación ya que el elemento de pase es un seguidor de origen. 4) El circuito de fuente común de los OP oscilaba a ~ 60kHz.
Gsills

2
Continuando: Una breve respuesta, los puntos 1) y 2) son contradictorios, es el mismo circuito o es un circuito similar pero diferente ya que tiene cosas adicionales (límite de integración). Yo diría que es un circuito diferente con cosas adicionales que son cruciales para un buen rendimiento. Por supuesto, esto depende del punto 3) estar equivocado, lo cual es (ver ediciones). Sobre el punto 4), OK, exactamente ... se esperaría que un polo a 20kHz efectúe estabilidad a ~ 60kHz dada la tasa de pérdida de fase.
Gsills

@gsills He hecho un circuito similar (seguidor de fuente) que tiene muy bajo PM, suena sin parar. Hice una compensación como la suya, sugerida en otra parte. ¿Puedo preguntar si es correcto decir que el crossover se reduce a 1 / (2pi * C10 * (R15 + R14))? Si entiendo bien y el xover es correcto, la idea es tener el BW más bajo que la frecuencia de oscilación. Además, supondré que xover es el BW. Entonces debería analizar los excesos y los tiempos de subida para ver el BW real alcanzado.
thexeno

3

Suponiendo que el problema es la carga capacitiva (puerta del MOSFET), algunas ideas son:

  1. En los amplificadores de audio, el enfoque clásico para defenderse de las cargas capacitivas es la inclusión de un inductor de salida, a menudo en serie con una resistencia. Solo una idea a tener en cuenta: no olvide los inductores como una forma de aislar de las capacitancias.

  2. ¿Alguna vez notó que las hojas de datos de los reguladores de voltaje lineal siempre recomiendan un condensador de derivación en la salida? Esto ayuda con una carga capacitiva. Si bien parece una paradoja, el razonamiento es que el capacitor plantado deliberadamente tiene una capacitancia más alta que inunda la capacitancia pequeña de la carga, creando así un polo dominante a una frecuencia más baja. Pruebe con un condensador desde la salida del amplificador operacional a tierra, de 0.1uF a 1uF.

  3. Dado que está utilizando la entrada + para retroalimentación negativa, hay una gran oportunidad en este circuito para agregar compensación de Miller en forma de un bucle de retroalimentación negativa más local: en su lugar, un condensador conectado desde la salida del amplificador operacional a la entrada - de a tierra.

  4. ¡Su etapa de salida es de fuente común, por lo que tiene ganancia! El amplificador operacional ya tiene una ganancia de bucle abierto, y está agregando más al bucle. Considere una etapa de salida que no agrega más ganancia: vea la respuesta de Andy Aka.


2

Nota: el siguiente párrafo es algo incorrecto, en el sentido de que su idea podría (y funciona) con algunos ajustes y en muchos productos, PMOS LDO en particular; Ver el material posterior. Sin embargo, dejo este párrafo aquí porque LvW respondió.

Bueno, la carga capacitiva es un problema difícil de tratar, incluso en un circuito configurado correctamente, pero en su circuito [como se dibuja] ¡está proporcionando retroalimentación positiva al opamp! Esto oscilará como loco incluso en simulación ... con el mismo 5Vpp predicho. Sí, la forma de oscilación es un poco diferente en la simulación, pero ¿qué esperas ... sin parásitos y LM358 tiene un modelo SPICE bastante básico.

ingrese la descripción de la imagen aquí


@LvW: Necesito pensar un poco más sobre lo que sucede exactamente, pero también veo un gráfico actualizado con Vgate. Claramente, nunca llega a 5V, por lo que el opamp nunca ve comentarios negativos reales como supuestamente este diseño lo hace. Entonces, el opamp funciona básicamente como un comparador. También hay un cambio de fase entre estas dos señales, pero no estoy convencido de que sea la causa de la oscilación, sino que creo que es "por diseño". Intenté agregar una resistencia grande (1K, incluso 10K) en la puerta, y todavía oscila igual.

ingrese la descripción de la imagen aquí


¡Básicamente lo que estás tratando de hacer es diseñar un LDOS PMO ! Pero lo estás haciendo bastante mal. ¡Debe compensarlo con una tapa de derivación del tamaño correcto y ESR! Además, un PMOS LDO tomaría la retroalimentación a través de un divisor de voltaje. Aquí está mi diseño aficionado de LDO:

ingrese la descripción de la imagen aquí

Como es habitual con los LDOS de PMOS, el ESR de límite de salida es crítico y debe estar en una determinada banda. Mira lo que sucede si lo bajo, por ejemplo; comienza a oscilar:

ingrese la descripción de la imagen aquí

Si la ESR es demasiado alta, nuevamente estás en problemas; bueno para esta carga tiene que ser bastante alta antes de que oscile en el otro lado de la banda segura:

ingrese la descripción de la imagen aquí

En realidad, el único elemento crítico allí es ese límite de compensación. Un 10uF con 0.1ohm ESR parece funcionar para un rango de carga bastante grande desde 1K hasta 5 ohmios (que le daría la salida de 1A que desea):

ingrese la descripción de la imagen aquí

Obtendrá alguna limitación de ancho de banda de este límite, por supuesto.


¿Retroalimentación positiva? Creo que el FET actúa como una etapa fuente común con características de inversión, ¿no es así?
LvW

@LvW: ver gráfico actualizado y párrafo agregado.
Fizz

@LvW: más o menos lo descubrí. No era una idea terrible, pero reinventaba una determinada rueda PMOS LDO y no lo hacía muy bien.
Fizz

1

Su opamp no es estable probablemente porque está manejando una carga capacitiva (capacitancia de puerta). Elimine C10 y baje el valor de R15 a decenas de ohmios. También puede intentar usar un opamp diferente. La hoja de datos de LM358 dice:

Las cargas capacitivas que se aplican directamente a la salida del amplificador reducen el margen de estabilidad del bucle. Se pueden acomodar valores de 50 pF utilizando la conexión de ganancia unitaria no inversora en el peor de los casos. Se deben utilizar grandes ganancias de circuito cerrado o aislamiento resistivo si el amplificador debe impulsar una capacidad de carga mayor.

La capacidad de entrada del IRF9530 es de 500pF, por lo que definitivamente debe colocar una pequeña resistencia entre la salida del opamp y la puerta del MOSFET.


Supuestamente, a medida que aumenta la resistencia entre la salida del opamp y el mosfet, el sistema se vuelve más estable, ¿estoy en lo cierto? He intentado con diferentes valores de R15 (hasta 500K) sin un buen resultado ...
Svilches

¿Hay alguna otra forma de estabilizar el circuito? Tal vez estoy colocando la resistencia en la parte incorrecta del bucle ...
enciende
Al usar nuestro sitio, usted reconoce que ha leído y comprende nuestra Política de Cookies y Política de Privacidad.
Licensed under cc by-sa 3.0 with attribution required.