Estoy leyendo sobre el PHY de Ethernet de 10 Gb / s para FPGA de Altera (hoja de datos aquí ). Me impresionó saber que, a nivel de hardware, los 10 Gb / s se realizan en serie .
Ingenuamente, pensaría que hacer 10Gb / s en serie, uno necesita un reloj de 10GHz. Sin embargo, 10 GHz parece terriblemente alto para un reloj, y la hoja de datos no especifica un reloj de 10 GHz en ninguna parte.
¿Cómo se realiza la comunicación en serie de 10 Gb / s? ¿Qué relojes impulsan tales transferencias?
Ahora tienen 28 Gbps trabajando. Amazing 10GHz + necesita ser modulado con un código RLL adecuado como 8B10B. No he visto ninguna especificación, pero el arseniuro de galio sobre sustrato de diamante viene a la mente en esas frecuencias con láser sobre fibra simple y multimodo en modulación simple o en cuadratura.
—
Tony Stewart Sunnyskyguy EE75
Tenga en cuenta que puede tener símbolos de múltiples bits, por lo que si en lugar de usar niveles binarios usa codificación de 4 niveles, reduce a la mitad la frecuencia de símbolo requerida, a expensas del margen de ruido y la complejidad del circuito. Sin embargo, no estoy seguro de si se aplica a Ethernet.
—
clabacchio
en realidad, 10 + Gbps usarán 64B / 66B donde 8B10B es para 1Gbps y muchos menos. Sí, usan ◾ ADC de muy alta velocidad: ADC de 5 bits, 4.25GS / s de 3 bits, 17 GS / s
—
Tony Stewart Sunnyskyguy EE75
No sé mucho al respecto, pero algunas actividades de I + D en esta área utilizan CMOS de 40 nm y 28 nm para el reloj y los datos SERDES.
—
Tony Stewart Sunnyskyguy EE75
