¿Este circuito tiene un problema de nivel de voltaje marginal?

Como una investigación para el problema que describí aquí , encontré este circuito de Maxim:

Este es el duplicador de reloj, y debe ser un buen ajuste en mi caso, ya que la frecuencia de entrada está muy bien definida.

Sin embargo, al revisar las hojas de datos, descubrí que MAX9010 genera niveles TTL, mientras que 74VHC86 acepta niveles CMOS (0.7 * Vcc). En general, no puedo encontrar un comparador de alta velocidad con salidas CMOS que funcionen a 5V.

¿Debo prestar especial atención a este problema? ¿Cuáles son las condiciones cuando el circuito puede fallar produciendo el reloj adecuado?

¿Puedes dar tu opinión sobre el circuito en general? Mi evaluación de que debería funcionar correctamente duplicando 21.47727 MHz a 42.95454 MHz con R1 = 1k y C1 = 15pF (sin embargo, seguramente necesitará prototipos y ajustes en la vida real).

PD Los últimos días revisé muchos diseños para administrar relojes, y creo que en gran medida son una especie de "artículos de marketing" y no apropiados para la aplicación directa: los artículos hablan mucho sobre los profesionales de los circuitos, pero casi ninguno dice los inconvenientes (derivados de retrasos de propagación, rangos de frecuencia, etc.) por lo tanto, es realmente una mala idea implementar lo que se dice directamente sin modelar y simular adecuadamente las condiciones objetivo.

Actualización: como sospechaba, este circuito es un diseño ideal diseñado para funcionar en condiciones ideales. Cuando se construye en la vida real, no funciona correctamente sin inversión en las siguientes áreas:

1. El poder debe ser máximo limpio. Debido al ruido en los rieles de potencia, el divisor de voltaje tendrá un nivel fluctuante, causando picos en la salida del comparador y falsos positivos;
2. el comparador puede (hundirá) algo de corriente del divisor de voltaje (voltaje de referencia) en su entrada positiva al momento de la conmutación. También puede cambiar ligeramente el punto de referencia;
3. El RC con una capacitancia tan pequeña está muy sujeto a la influencia de otras capacitancias y EMI, cambiando el ciclo de trabajo sintonizado (en el mejor de los casos) o haciendo que la etapa de multiplicación x2 no funcione correctamente.

Además, he construido este circuito con MAX999, pero su modelo LTSpice está defectuoso. Está confirmado por el soporte de Maxim, con suerte lo solucionarán.

Voy a dejar caer este diseño, considerando ICS501 en su lugar.

Sin embargo, al revisar las hojas de datos, descubrí que MAX9010 genera niveles TTL, mientras que 74VHC86 acepta niveles CMOS (0.7 * Vcc).

Ese es un buen lugar y estoy de acuerdo contigo, tal vez deberías informar a Maxim sobre su dudoso circuito. Me avergüenzo de ellos.

¿Debo prestar especial atención a este problema? ¿Cuáles son las condiciones cuando el circuito puede fallar produciendo el reloj adecuado?

Sí, no puede usar esos dos chips juntos sin bajar el riel de potencia en la serie 74. Tal vez intente un MAX999: es un poco más rápido en tiempo de propagación (4.5 ns) pero, lo que es más importante, golpea los rieles en la salida, por lo tanto, impulsará el chip 74.

El retraso que necesita es de solo 25 nS. Consideraría simplificar su circuito para usar dos o las tres puertas del paquete 74HC86 para proporcionar el retraso, su Tpd nominal es 11nS a 5v en 15pF. Sin una carga capacitiva adicional, su retraso podría ser un poco menor. Su retraso se verá fuertemente afectado por el voltaje del riel, por lo que solo use este método si el riel está bien regulado.