¿Por qué una sola compuerta AND necesita 60 transistores?


24

Mirando la hoja de datos para el MC74VHC1G08 , en la sección de características , indica Chip Complexity: FETs = 62.

  • ¿Por qué este IC necesita 62 transistores, mientras que una compuerta AND se puede hacer con solo 6 transistores?
  • ¿Para qué se usan los otros 56 transistores? Mi suposición sería algún tipo de circuito de protección, pero no estoy seguro.

8
¿Cómo se puede hacer una puerta CMOS Y con dos transistores? Necesito un mínimo de seis, y necesito un montón más para amortiguar la salida para impulsar una gran carga fuera del chip.
Elliot Alderson

1
¿Realmente tiene 62 transistores, o ON tiene alguna fórmula para calcular el tamaño (como "caballos de fuerza impositivos" en los viejos tiempos, solo en la otra dirección)? ¿Son independientes todos los transistores, o tiene un montón de transistores paralelos en la salida para el despliegue?
TimWescott

44
Puede que no haya literalmente 62 transistores; este podría ser un número "normalizado" que se conecta a algún tipo de midel que predice la confiabilidad. Dicho esto, la hoja de datos dice que tiene "etapas múltiples", incluido un búfer de salida. Y sí, la protección de entrada también contaría para la cuenta del transistor.
Dave Tweed

@ElliotAlderson Tienes razón: eso debería decir 6, no 2.
eeze

44
@Platytude No pretendo entender completamente por qué, pero he oído que los diodos en CMOS a veces se implementan utilizando FET. Tal vez hacer todo lo posible con los FET facilita el proceso de fabricación o algo así.
mbrig

Respuestas:


33

Puede haber varias razones por las cuales se usan más de los 6 MOSFET mínimos (4 para un NAND + 2 para un inversor) en este IC:

  • Como se indica en la hoja de datos:

El circuito interno se compone de múltiples etapas, incluida una salida de memoria intermedia que proporciona una alta inmunidad al ruido y una salida estable.

  • La salida se realizará utilizando transistores bastante grandes (no de tamaño mínimo). Siempre hay "plegado", lo que significa que múltiples transistores se combinan en uno grande donde las áreas de difusión de drenaje y fuente se comparten entre dos transistores. Esto se comporta como un transistor grande, pero podría contarse como muchos si desea un conteo de transistores más alto.

  • La protección ESD en las entradas y salidas de IC fabricadas en procesos CMOS modernos a menudo utiliza "MOSFET de puerta a tierra" en lugar de los diodos más tradicionales.

  • Se necesita un circuito de "abrazadera ESD" entre los pines de alimentación, dicho circuito consta de un par de transistores.

  • Los circuitos digitales (como esta compuerta AND) a menudo necesitan desacoplamiento de suministro en chip. Estos se llaman "células de decapitación". Estos son condensadores entre los rieles de suministro. Estos condensadores se fabrican principalmente utilizando la capacitancia Gate-Drain / Source de los transistores.

  • En los procesos CMOS, los MOSFET son los componentes más "básicos", también son los componentes más controlados y más flexibles, por lo que los diseñadores de circuitos integrados prefieren usar un MOSFET siempre que sea posible.

En general, es "bastante fácil" necesitar 62 transistores para hacer una función aparentemente simple como una compuerta AND. Eso también se debe a que este IC es "un poco más" que una simple compuerta AND. Las compuertas AND en circuitos más complejos como CPU, microcontroladores, etc. a menudo solo usan 6 transistores. Pero estos no son "independientes" Y puertas como esta IC.


¿Hay alguna razón por la que no fabrique un transistor más grande en el dado en lugar de usar varios más pequeños en paralelo?
DKNguyen

2
@Toor Sí, el tamaño del transistor. Digamos que necesito una W / L de 1000um / 0.13um. Eso significaría un transistor muy ancho (1 mm) pero muy delgado (menos de 0,0005 mm) que no es práctico, lo que daría como resultado un tamaño muy inutilizable para el chip. Lo que se prefiere es un chip casi cuadrado (pero un rectángulo también está bien). Entonces doblamos ese transistor en, por ejemplo, 20 más pequeños de 50um / 0.13um y lo combinamos en una forma rectangular. Eche un vistazo a cómo se ve aquí: zeptobars.com/en/read/…
Bimpelrekkie

1
El transistor de salida "plegado" de este LDO es la estructura entre esos dos "blobs" (esos son los bloques de unión) en la parte superior derecha de la imagen. Aunque este es un LDO, se vería similar en cualquier IC donde se necesiten MOSFET grandes.
Bimpelrekkie

2
Ah, entonces es para que pueda "verter el transistor" en todos los rincones y grietas disponibles en la oblea. Como verter arena en un frasco en lugar de llenarlo con unas rocas grandes y un espacio vacío.
DKNguyen

@Toor Correcto, no es tan simple como verter arena, pero la idea es la misma, es mucho más fácil llenar una forma (espaciada aleatoriamente) con unidades pequeñas que llenarla eficientemente con un transistor único muy largo y estrecho.
Bimpelrekkie

8

De ON Semiconductor MC74VHC1GT00 - Guía de producto NAND Gate de 2 entradas individuales :

El circuito interno se compone de múltiples etapas, incluida una salida de memoria intermedia que proporciona una alta inmunidad al ruido y una salida estable.

La estructura de entrada MC74VHC1G00 proporciona protección cuando se aplican voltajes de hasta 7 V, independientemente de la tensión de alimentación. Esto permite que el MC74VHC1G00 se use para conectar circuitos de 5 V a circuitos de 3 V.

Complejidad del chip: FET = 56

Protección de apagado en las entradas

Retrasos de propagación equilibrados

De ON Semiconductor MC74VHC1GT00 - Hoja de datos de una sola puerta NAND de 2 entradas .

VdodoVdodo

yoOFF

Tensión ESD soportada> 2000V

Tenemos al menos tres etapas, que son entrada, lógica y salida.

La puerta MC74VHC1G08 AND, que se puede formar a partir de un NAND y un NOT, toma 62 FET. El MC74VHC1GT00 NAND necesita 56. La misma familia, por lo que aproximadamente 6 FET para implementar un inversor. Lo que significaría que el MC74VHC1G00 tendría alrededor de 9 puertas de funcionalidad y el MC74VHC1G08 10 puertas.

La base de la pregunta del OP es que se puede implementar una lógica AND desde 6 puertas, pero un NOT en un MC74VHC1G08 debe tener al menos 6 FET.

Diga 8 + 6 para implementar la lógica, lo que dejaría alrededor de 48 FET para proporcionar todas las protecciones adicionales.

Adivina 5/6 FET / entrada para proporcionar protección ESD = 36 FET.

El resto para proporcionar todas las otras protecciones. Claramente, esto no es una simple puerta AND.


3

¿Cuántos pequeños MOSFET paralelos hay en un MOSFET de potencia? Miles? Esta pequeña puerta tiene una corriente de salida bastante alta, por lo que necesita 62 pequeños MOSFET para hacerlo.

Mis dos centavos por valor de una suposición.


2

Cuanto más fuerte sea la puerta de un MOSFET para encenderlo, más tiempo le tomará al MOSFET apagarse posteriormente. El rendimiento puede mejorarse agregando circuitos para limitar el exceso de voltaje de la puerta, aunque hacer esto sin aumentar la disipación de potencia inactiva es complicado.

No sé qué técnicas exactas se utilizan en CMOS para evitar la sobresaturación, pero los dispositivos Schottky de baja potencia basados ​​en transistores de unión bipolar pueden proporcionar un análogo útil. Considere los dos inversores simples que se muestran a continuación:

esquemático

simular este circuito : esquema creado con CircuitLab

El inversor de la izquierda es más simple que el de la derecha, pero si se ejecuta la simulación, se verá que al agregar el diodo, el circuito de la derecha se desconecta mucho más rápido que el de la izquierda.

En los siguientes inversores basados ​​en BJT, el diodo Schottky aumentará ligeramente la disipación de potencia en R3, pero dicho aumento será muy pequeño en comparación con el consumo general de energía. En un dispositivo CMOS, simplemente sujetar el voltaje de la compuerta aumentaría la disipación de energía, haciendo necesario el uso de otros enfoques más sofisticados.


No recuerdo que MOS tenga problemas de comportamiento de ralentización del almacenamiento de carga.
analogsystemsrf

Para MOSFET pequeños, agregar circuitos adicionales para sesgar las cosas de manera óptima probablemente no sea útil, pero los MOSFET grandes tendrán como mínimo capacitancia de compuerta, y creo que tienen otros problemas de diseño más allá de esos, aunque no sé exactamente cuáles son . El uso de una puerta NAND de cuatro transistores que alimenta un inversor de dos transistores grandes (o incluso dos grandes grupos de transistores en paralelo) probablemente no rendiría tan buen rendimiento como podría lograrse con un mejor control de los voltajes de la puerta.
supercat

1

Tal vez el troquel en realidad tiene cuatro compuertas AND, porque está usando el mismo troquel físico exacto que este chip MC74VHC08 , solo conectando una de las compuertas.

¿Por qué se tomó el costo y la molestia de diseñar, probar y soportar una matriz completamente separada, cuando el costo entre 17 y 62 transistores en silicio es básicamente nulo?

Eso agregaría hasta 2 o 6 transistores para proteger la fuente de alimentación, y 14 o 15 transistores por AND. No es tan irracional.


También me pregunto sobre eso: no es una idea loca, ya que la mayoría del consumo de energía sería dinámico, por lo que las puertas no utilizadas serían difíciles de objetar. Sin embargo, su enlace a la hoja de datos para la parte cuádruple dice "Complejidad del chip: 24 FET o 6 puertas equivalentes", es decir, más simple .
Chris Stratton
Al usar nuestro sitio, usted reconoce que ha leído y comprende nuestra Política de Cookies y Política de Privacidad.
Licensed under cc by-sa 3.0 with attribution required.