Resistencias de terminación: ¿son necesarias?

Para un proyecto que estoy diseñando, estoy usando una SDRAM IS42s32800 (TSOP) con un microcontrolador LPC1788 (QFP). En la PCB tengo 4 capas con un plano de tierra justo debajo de la capa de señal superior y un plano VDD justo encima de la capa de señal inferior. Las trazas promedio entre la CPU y la RAM son de 60 mm de largo con la traza más larga de 97 mm, la línea de reloj de 53 mm de largo y ninguna línea tiene resistencias de terminación montadas. Lo que tengo curiosidad es si es absolutamente necesario o no tener resistencias de terminación en las líneas DRAM. ¿Funcionaría este diseño sin ellos o no debería siquiera molestarme en probarlo sin las resistencias?

Si la frecuencia / tiempo de subida y la distancia son lo suficientemente altas como para causar problemas, entonces sí, necesita terminación.

Modelo de línea de transmisión

Con un trazo más largo de 97 mm, creo que probablemente se saldrá sin ellos (dados los resultados de los cálculos a continuación) Si tiene un paquete de PCB que maneja modelos IBIS y simulación a nivel de placa (por ejemplo, Altium y otros paquetes caros), simule su configuración y juzgue si los necesitas de los resultados.

Si no tiene esta capacidad disponible, puede hacer algunos cálculos aproximados con SPICE.
Tuve un pequeño lío con LTSpice , aquí están los resultados (siéntase libre de corregir las cosas si alguien ve un error)

Si suponemos:

• El tiempo de subida de la señal de entrada de RAM es de alrededor de 2ns
• PCB es FR4 con un Er o ~ 4.1
• El grosor de cobre de la PCB es de 1 oz = 0.035 mm
• Altura de seguimiento sobre el plano del suelo = 0.8 mm
• Ancho de seguimiento = 0.2 mm
• Longitud de seguimiento = 97 mm
• La entrada de datos de RAM es de 10kΩ en paralelo con 5pF (capacitancia de la hoja de datos, resistencia seleccionada para una entrada LVTTL típica ya que no se proporciona nada; la hoja de datos es bastante mala, por ejemplo, la corriente de fuga en la p.21 se da como 10A.
• La impedancia del controlador es de 100Ω (tomada de la hoja de datos de salida de valores altos / bajos y corriente -> Vh = Vdd - 0.4 @ 4mA, entonces 0.4V / 4mA = 100Ω)

Usando wCalc (una herramienta de calculadora de línea de transmisión) configurada en modo microstrip y marcando los números, obtenemos:

• Zo = 177.6Ω
• L = 642.9 pH / mm
• C = 0.0465 pF / mm
• R = 34,46 mΩ / mm
• Retardo = 530.4 ps

Ahora si ingresamos estos valores en LTSpice usando el elemento de línea de transmisión con pérdida y simulamos obtenemos:

Aquí está la simulación del circuito anterior:

A partir de este resultado, podemos ver con una impedancia de salida de 100 Ω que no deberíamos esperar ningún problema.

Solo por interés, digamos que teníamos un controlador con una impedancia de salida de 20 Ω, el resultado sería bastante diferente (incluso a 50 Ω hay 0.7 V por encima / por debajo del alcance. Tenga en cuenta que esto se debe en parte a que la capacitancia de entrada de 5pF causa timbre, el sobreimpulso en 2ns sería menor sin capacitancia [~ 3.7V], por lo que, como señala Kortuk, verifique también los parámetros agrupados incluso si no se trata como un TLine (ver final):

Una regla general es que si el tiempo de retraso (tiempo para que la señal viaje desde el controlador a la entrada) es más de 1/6 del tiempo de vida útil, entonces debemos tratar la traza como una línea de transmisión (tenga en cuenta que algunos dicen 1/8, algunos digamos 1/10, que son más conservadores) Con un retraso de 0.525 ns y un tiempo de subida de 2ns dando 2 / 0.525 = 3.8 (<6) tenemos que tratarlo como un TLine. Si aumentamos el tiempo de subida a 4ns -> 4 / 0.525 = 7.61 y hacemos la misma simulación de 20 Ω nuevamente obtenemos:

Podemos ver que el timbre es mucho menor, por lo que probablemente no sea necesario tomar ninguna medida.

Entonces, para responder la pregunta, suponiendo que estoy cerca de los parámetros, es poco probable que dejarlos fuera le cause problemas, especialmente porque elegí un tiempo de subida / caída de 2ns, que es más rápido que la hoja de datos LPC1788 (p.88 Trmin = 3 ns, Tfall min = 2.5 ns)
Sin duda, colocar una resistencia en serie de 50 Ω en cada línea probablemente no estaría de más.

Modelo de componentes agrupados

Como se señaló anteriormente, incluso si la línea no es una línea de transmisión, todavía podemos tener timbres causados ​​por los parámetros agrupados. La traza L y el receptor C pueden causar muchos timbres si la Q es lo suficientemente alta.
Una regla general es que, en respuesta a una entrada de paso perfecta , una Q de 0.5 o menos no sonará, una Q de 1 tendrá un exceso de 16% y una Q de 2 un exceso de 44%.
En la práctica, ninguna entrada de paso es perfecta, pero si el paso de señal tiene una energía significativa por encima de la frecuencia de resonancia LC, habrá un timbre.

Entonces, para nuestro ejemplo de impedancia del controlador de 20 Ω, si solo tratamos la línea como un circuito agrupado, la Q será:

$Q = \dfrac{\sqrt{\dfrac{L}{C}}}{Rs} = \dfrac{\sqrt{\dfrac{62.36 nH}{9.511 pF}}}{20 \Omega} = 4.05$

(La capacitancia es capacitancia de entrada 5pF + capacitancia de línea - resistencia de línea ignorada)

La respuesta a una entrada de paso perfecta será:

$V_{overshoot} = 3.3 V \cdot e^{-\dfrac{\pi}{\sqrt{ (4 \cdot Q^2) - 1}} } = 2.23 V$

Entonces, el pico de sobreimpulso del peor de los casos será 3.3V + 2.23V = ~ 5.5V

Para un tiempo de subida de 2 ns, necesitamos calcular la frecuencia de resonancia LC y la energía espectral por encima de esto debido a la duración:

Frecuencia de timbre = 1 / (2PI * sqrt (LC)) = 1 / (2PI * sqrt (62.36nH * 9.511pF)) = 206MHz

$\dfrac{1}{2 \pi \cdot \sqrt{LC}} = \dfrac{1}{2 \pi \cdot \sqrt{62.36nH \cdot 9.511pF}}$

Una duración de 2 ns tiene una energía significativa por debajo de la frecuencia de "rodilla" (regla general), que es:

0.5 / Tr = 0.5 / 2 ns = 250 MHz, que está por encima de la frecuencia de llamada calculada anteriormente.

Con una frecuencia de rodilla de exactamente la frecuencia de timbre, el sobreimpulso será aproximadamente la mitad de la entrada de paso perfecta, por lo que a ~ 1.2 veces la frecuencia de rodilla probablemente estamos viendo alrededor de 0.7 de la respuesta de paso perfecta:

Entonces 0.7 * 2.23 V = ~ 1.6 V

Pico de sobreimpulso estimado con 2 ns de vida útil = 3.3 V + 1.6 V = 4.9 V

$\dfrac{\sqrt{\dfrac{L}{C}}}{0.5}$

Simulaciones:

Simulación perfecta de pasos:

2 ns Simulación de tiempo de vida:

Solución (con 100 Ω Rdrv + 60 Ω resistencia en serie = 160 Ω total R1 agregado):

Podemos ver que la adición de la resistencia de 160 Ω produce el sobreimpulso de 0 V que se espera una respuesta críticamente amortiguada.

Los cálculos anteriores se basan en reglas generales y no son completamente exactos, pero deberían acercarse lo suficiente en la mayoría de los casos. El excelente libro "Diseño digital de alta velocidad" de Jonhson y Graham es una excelente referencia para este tipo de cálculos y mucho más (lea el capítulo de ejemplo de NEWCO para obtener información similar a la anterior, pero mejor; gran parte de lo anterior se basó en el conocimiento de esto libro)

Altera recomienda su uso con algunos tipos de SDRAM en este documento, pero dice que se pueden evitar mediante el uso de terminación interna para FPGA y SDRAM, si se ofrece. Ninguna de las placas FPGA que tengo con SDRAM tienen terminación externa en las conexiones y los dispositivos no tienen terminación interna. Parece que deberían usarse, idealmente, pero en la práctica a menudo se dejan de lado. Deberías salirte con la tuya.