(Esta pregunta se me ocurrió como resultado de una pregunta diferente aquí).

Por lo general, soy exigente con el uso de condensadores de desacoplamiento cerca de todos los pines de alimentación en los circuitos integrados, grandes y pequeños, analógicos o digitales. También uso planos de potencia y tierra en diseños de PCB cuando sea posible. En general, trato de usar "buenas prácticas" para obtener un diseño robusto y confiable. Y, hasta donde puedo decir, he tenido éxito.

La pregunta es, ¿cuáles son los indicadores de desacoplamiento inadecuado? Supongamos que decidí no incluir las tapas de derivación en los pines de alimentación de un microcontrolador o transceptor CAN, o algo más.

Hay algunos indicadores obvios como el microcontrolador que se reinicia espontáneamente, pero debe haber problemas más sutiles que ni siquiera puedo ver, o que no puedo atribuir a un desacoplamiento inadecuado.

Los síntomas son que la mayoría de las veces todo estará bien, excepto que a veces puede no estarlo. Esto puede depender de los datos y es muy difícil de reproducir.

Piensa en lo que está pasando. Algún chip aumentó repentinamente su demanda actual. Eso provocó que su voltaje de alimentación inmediato cayera a un nivel en el que ya no se garantiza el funcionamiento correcto. Incluso si no, el cambio rápido de la tensión de alimentación puede causar problemas.

Es muy difícil predecir exactamente cuál podría ser ese problema y en qué umbral de voltaje o derivado de voltaje ocurre. Una línea de datos puede interpretarse temporalmente en el estado incorrecto. Un flip-flop puede voltearse. Usted no sabe Pase lo que pase también es una función de la temperatura, incluso el calentamiento desigual de la matriz. Intente reproducir eso exactamente de una prueba a la siguiente.

Así que, en resumen, las cosas pueden ponerse escamosas Tal vez. A veces.

Los problemas que obtenga variarán mucho según el circuito utilizado y los circuitos integrados utilizados. Creo que su mejor opción no es buscar un comportamiento problemático específico del circuito, sino simplemente verificar directamente su voltaje Vcc-GND en su alcance lo más cerca posible del pin de sus circuitos integrados.

Durante la operación, debería ver una línea plana (voltaje de CC puro). Si tiene ondas, esta es una pista de que su desacoplamiento es insuficiente. Debe vigilar el voltaje de todos los estados que puede tener su circuito y durante un período prolongado de tiempo. Las ondas pueden aparecer periódicamente durante una transmisión digital solo por ejemplo. Además, debe repetir esta medición para todos los circuitos integrados en su PCB, incluso si están en el mismo bus de alimentación.

La frecuencia de la ondulación es muy importante ya que le indicará qué tipo de condensador necesita para atenuar esta ondulación específica. Por ejemplo, una ondulación de baja frecuencia (por debajo de 1 kHz) se filtrará fácilmente con un capacitor de aluminio, mientras que una ondulación de alta frecuencia (100 kHz o 1 Mhz) se filtrará más fácilmente mediante un capacitor de película o capacitor de cerámica.

La amplitud de la onda le dará una idea de cuánto Farad debe ser su condensador de desacoplamiento.

Creo que este método es el mejor para asegurarse de que su circuito no sufra un desacoplamiento deficiente en lugar de buscar un comportamiento de circuito extraño / inconsistente.

Tengo una respuesta más fácil y más corta:

Cuando tiene un poder inadecuado, obtendrá todo tipo de problemas extraños que generalmente no están relacionados entre sí y que a primera vista parece imposible de explicar.

Esta respuesta tiene 4 partes: jitter, power-gate-driver, ADC y dataeye / PAM.

Sus especificaciones de jitter no serán alcanzables, y su reproducción de audio será 'ruidosa'. Su phasenoise (también conocido como jitter) no será alcanzable, y su enlace inalámbrico puede que ni siquiera se sincronice; sus tasas de error de bit o error de paquete serán inaceptables; sus enlaces inalámbricos dúplex (destinados a permitir la transmisión y recepción simultáneas) perderán el sentido porque la fase de cierre del transmisor entrará directamente en la porción de espectro planificada para el receptor.

Para los circuitos integrados de controladores de alimentación, dados los cables largos GND y VDD, se espera que los rieles colapsen inicialmente y luego suenen hacia arriba, muy por encima del VDD. Por 5 o 10 voltios, con 3 cm de cable en cables de Cbypass sin montaje en superficie, o en ausencia de plano de tierra.

^{simular este circuito : esquema creado con CircuitLab}

Por lo tanto ............ la autodestrucción es el resultado de condensadores de derivación no locales.

El circuito resonante son las inductancias principales y el sustrato C_well_sustrato en el chip, que es mucho más pequeño que el PCB Cbypass.

[editar] Con respecto a OpAmps y ADC: Sus mediciones mostrarán una amplia AMPLIACIÓN DE CÓDIGO. Su Vout opamp nunca se estabilizará, porque su VDD está sonando a altas frecuencias y aparece directamente en el Vout de OpAmp, para ser digitalizado por ADC.

Su DataEye estará nervioso, ruidoso, con partes superiores no planas, por lo tanto, intermitente interferencia inter símbolo porque el VDD nunca está en silencio, nunca se ha asentado, y esa onda de VDD explota a través de los OpAmps a su señal porque los OpAmps tienen 0dB PSRR en alto (resonancia de condensador-plomo).

¡Calidad de suministro, integridad de señal y margen de error!

Si ya sabe lo que significa DVT y realiza un riguroso DFM, DFT y DVT en las especificaciones de diseño, entonces podría considerar agregar pruebas de confiabilidad de susceptibilidad en su plan de Prueba de Validación de Diseño. Esto incluye: forzar el voltaje de suministro a límites de +/- 10% y cambiar las frecuencias de cristal +/- límites para buscar errores funcionales (también conocido como prueba de diagrama de Schmoo). - Hace lo mismo con alta / baja temperatura y alto% HR mientras inyecta ruido de pulso 1A usando un bucle sobre los chips, buscando pistas de alta impedancia con fuentes de alta impedancia que no puedan suprimir el ruido acoplado.
- Puede olfatear la placa con un cable de tierra de la sonda en cortocircuito para inclinarse y mirar en un analizador de espectro o telescopio con sensibilidad máxima en busca de ruido y luego inyectar ruido nuevamente usando un bucle de tamaño similar de un generador de pulso DIY de 1 amp en busca de problemas funcionales.

Al igual que predecir cuándo se romperá el vidrio, los sistemas binarios en un mundo analógico funcionan perfectamente hasta que se rompa.

Para comprender el margen de los errores sintomáticos, uno tiene que entender de dónde viene y dónde va el ruido.

El RUIDO se puede medir con precisión y determinar el margen de error.

• Fuentes: por conducción, inducción o acoplamiento C
  • $V=Ldi/dt$$I_c=CdV/dt$$t_R$$t_D$ en la pista.

    • La ESD para el marco gnd también es EMI que se acopla como desplazamiento de tierra o interferencia de señal.

• destinos: por conducción, inducción o acoplamiento C
  • PSRR: cada puerta tiene una zona lineal, pero a diferencia de los amplificadores operacionales con sesgos de fuente de corriente, la relación de rechazo de ruido de suministro no es lineal y solo es crítica durante la conmutación cuando los controladores Nch y Pch están activos y no solo inyectan ruido desde cualquier riel sino que conducen el ruido desde ya sea en riel a la salida. El ruido de suministro diferencial entre el envío y el receptor implica un cambio en el umbral para el punto de transición máximo en el tiempo que determina si pueden pasar múltiples transiciones a través de la puerta o no. Cuando el interruptor está completamente conduciendo, la impedancia / reactancia de la pista puede ser mucho más alta que la impedancia del controlador, que varía de 22 a 33 o 50 +/- 20% Ohms para diferentes familias de lógica de voltaje. (> 300 ohmios para la serie CD4000 heredada)

Corrientes inducidas por grandes bucles de señal en lugar de derivarse a través de Cap cercano a Vss: planos Vdd (planos de baja inductancia)

Podemos predecir todos los resultados de la comunicación binaria como una relación de señal analógica a ruido, SNR, con una función de probabilidad o una tasa de error de bits. (BER)

• Entonces, ¿cuál es el SNR de la lógica?

  • 40dB es bueno (<1% Vpp), 30 dB es regular, 20 dB es malo (10% Vpp)

• ¿Hay una tasa de error de bits para alguna señal lógica?
  • Sí, pero generalmente es ridículamente grande, hasta que no sigas las Reglas de diseño para los planos de potencia / tierra y las tapas de desacoplamiento. Luego, puede volverse prácticamente pequeño si descuida el desacoplamiento o es demasiado complejo para calcularlo, por lo que siempre lo prueba para obtener un margen antes de pasar a una producción crítica donde los costos de falla son altos.
  • Cual es la señal
  • Vss, Vdd, cada uno tratado como señal a algún punto de referencia cerca del chip receptor o emisor.
  • ¿Qué es el ruido?
  • Una perturbación lo suficientemente pequeña que no se puede ver fácilmente pero lo suficientemente grande como para hacer que su diseño falle, justo después de enviarlo. ;) equivalente a "Soplar una frambuesa"
  • Básicamente cualquier cosa que no sea una señal de forma de onda de hoja de datos.
  • ¿Cuál es el umbral de entrada?
  • Aproximadamente Vss / 2 +/- x% o 1.3V para 74HCTxx y RS-232 (sí, eso es correcto)
  • $V_{oh(min)}$$V_{ol(max)}$
  • $RdsOn$
  • $V_{oh(min)}$$V_{ol(max)}$
  • Por lo tanto, vemos que hay un margen de ruido inherente en el diseño lógico con la diferencia entre estos niveles y el verdadero umbral del interruptor de entrada Vth. Para TTL, puede medir esto en cualquier entrada flotante con sonda a tierra. Para CMOS, puede probar cualquier puerta con una retroalimentación negativa R como 1Mohm y observar esto como el umbral de entrada en la región lineal con una ganancia de voltaje de al menos 10 por puerta interna. Las puertas NAND son 3 etapas de inversión, por lo que tienen una ganancia lineal> 1k. Esto ha sido cierto en todas las familias CMOS que he visto.

^{simular este circuito : esquema creado con CircuitLab}

No se muestra la ESR de 100 ohmios de los diodos y la capacitancia de entrada y muchos otros detalles.

Hay excelentes razones para usar una potencia separada y un plano de tierra lo más cerca posible para aumentar la capacitancia entre ellos. La inductancia de un cuadrado es la misma para una PCB completa o un pequeño condensador de chip. Hay buenas razones para elegir 0.01uF sobre 0.1uF y viceversa si elige cerámica, SRF con corrientes de reloj sincrónicas y diseño de pista. Puede juzgar su problema de ruido olfateando con un bucle de alcance y midiendo la integridad de la señal del suministro sin un clip de tierra usando conexiones de punta y barril de 1 cm en una sonda 10: 1> 300MHz.

Aprenda a probar su margen de ruido en cada diseño

• generalmente planeado en la TVP incluso si tiene mucha experiencia en EMI. Por proximidad cercana (1 cm) prueba de detección de RF e inyección de ruido.

Recuerde en su diseño que la distancia del bucle no solo determina la inductancia del camino, sino que el área del bucle determina los niveles de ruido del campo EH.

Los síntomas funcionales de los errores de ruido lógico son inesperados, cuando menos lo espera.