Responder:

No, no hay nada muy malo con el diseño, resulta que el transformador de Ethernet estaba fuera de las especificaciones en 0.2dB en la pérdida de inserción, cuando se combina con el PHY IC que estamos usando.

Pregunta

¿Hay algo notablemente incorrecto con el enrutamiento de PCB de Ethernet Gigabit?

Gigabit Ethernet tiene muchas restricciones de diseño, debido a la disposición de los componentes en la PCB, a veces es imposible seguir todas las reglas de diseño. Este diseño es necesario para realizar velocidades Gigabit y alimentar un suministro POE.

También debe pasar las pruebas FCC EMC / EMI y ESD .

He leído casi todas las notas de aplicación disponibles (TI, Intel..etc). Por lo que sé, los he seguido lo mejor que puedo. Las trazas se enrutan como pares de diferencias y con el mejor espaciado posible para evitar conversaciones cruzadas. Uso mínimo de vias / stubs de 2 por segmento. Son lo más simétricos posible, y después del magnetismo, cada par tiene una precisión de 1,25 mm, y los imanes magnéticos tienen un tamaño de 2 mm. Las rutas se enrutan en la capa inferior para evitar cruzar múltiples planos de potencia como referencia.

Sin embargo, este diseño presenta algunos desafíos que no tengo mucha experiencia para evaluar. Es decir, cuándo elige violar las reglas de diseño y en qué medida puede salirse con la suya.

Específicamente

1. El RJ45 y Magnetics deben colocarse como están. Las trazas desde el RJ45 hasta el Magnetics tienen una longitud de hasta 2 mm y se colocan como pares diferenciales. Sin embargo, es un poco complicado: ¿esto causará un problema con el rendimiento de GBE?
2. Debido a las restricciones, el magnetismo tiene dos trazas de derivación central colocadas debajo (para el POE): ¿se convertiría en un problema de EMI? (Las notas de aplicación sugieren evitar el área debajo del magnetismo)
3. Después de la magnetización, hay dos características a tener en cuenta: un oscilador de cristal y un transformador (en un recorte) que puede agregar ruido a la señal. ¿Cómo se puede evitar?
4. ¿Los VIA / Stubs en el extremo phy se presentan de manera aceptable?

¿Hay algunas deficiencias obvias de este diseño que me falta?

Cosas que te vienen a la mente:

• por lo general, modelaría su rastreo de PCB como línea de transmisión que tiene exactamente las mismas características en la parte superior, como en la capa inferior. Como tal, no hace mucha diferencia dónde en la longitud de un rastro pones la vía; así que en lugar de tener estas vías "parecidas a los piqueros" una al lado de la otra, las compensaría lo suficiente como para mantenerlas en el centro de su rastro
• R51, C5 también podría estar en la capa superior
• No sé las frecuencias de su xtal o CPU, pero es probable que los 125 Mbaud de Ethernet Gigabit no estén muy impresionados :) sin embargo, si está nervioso por el acoplamiento, es posible que desee considerar la estrella clásica. como la arquitectura de múltiples planos de tierra. No creo que esto sea necesario aquí: los PHY de red Gigabit Ethernet no son exactamente innovadores en 2016, por lo que incluso con alguna interferencia, deberían funcionar.
• solo mirando la parte del diseño que veo, diría que podría ser más fácil enrutar si solo girara el PHY 90 °, pero eso podría romperse en el momento en que se presente la complejidad en el "lado del procesador" del phy en juego
• Creo que su diseño de RJ45-magnetics está bien; Probablemente había sido flojo y solo había encaminado los dos pares de diferencias que están en la mitad derecha del transformador "hacia abajo" desde los pines del conector, y la mitad izquierda "hacia arriba"; pero eso no lo habría salvado de un par que cruza el otro si se supone que debe acceder a las almohadillas magnéticas solo desde un lado (a menos que ajuste dos trazas entre los pines RJ45 adyacentes ...). La topología no siempre es tu amiga: /

$\frac15 \frac{c_0}{375\text{ MHz}}= \frac 15 \frac {3\cdot 10^8 \frac{\text m}{\text s}}{3.75 \cdot 10^8\frac1{\text s}}\approx \frac4{15}\approx 0.27\text{ m}=270\text{ mm}$

Abogo por el enrutamiento de una sola capa para cualquier señal de alta velocidad.

Las pistas de GigE están referenciadas a tierra en el lado magnético, pero a la capa de energía en el lado PHY. Para evitar el uso de condensadores de costura , puede mover la potencia en el imán (conectado claramente a algunos desacopladores) a la capa 4 y simplemente enrutar el GigE todo en la capa 1; sin vias, no habrá discontinuidad, pero la capa de referencia debería ser sólida desde el magnetismo hasta el PHY, lo que puede necesitar un poco de trabajo.

Dicho esto, hay otra ventaja del enrutamiento de una sola capa: la impedancia de dos capas diferentes en una placa controlada por impedancia nunca coincidirá con el 100% . Eso significa que incluso con tapas de costura, habrá reflejos (no enormes pero existirán) en el cambio de capa. En una PCB típica, la impedancia de 2 capas diferentes será diferente en un 10% más o menos, con un coeficiente de reflexión de poco más del 9% suponiendo una ruta de retorno perfecta.

Alternativamente, podría hacer que el área de la capa 2 sea el terreno donde existen las vías vias y ethernet en la capa uno, pero aún necesitaría coser vias para que la capa de referencia cambie de la capa 3 a la capa 2.

He tomado tu imagen para mostrar a dónde irían:

Eso no cambiará el hecho de que tendrá algo de discontinuidad, pero lo mantendrá al mínimo. Las vías de costura proporcionan un camino corto entre las capas de referencia; Si no están allí, la ruta de retorno necesitará encontrar el punto más cercano en el que se encuentra la corriente de retorno, cuanto más lejos esté (hasta cierto límite), mayor será la discontinuidad.

En general, trato de no poner nada debajo del magnetismo, pero como sus pistas aparentemente están protegidas por la capa del suelo, no veo un problema importante con ellas.