Estoy usando condensadores de desacoplamiento de 0.01 uF en un paquete 0805 , en cada par de V cc / GND de mis CPLD . Entonces, alrededor de ocho condensadores en total). Me resulta un poco más fácil enrutar la placa si los condensadores de desacoplamiento se colocan en la capa inferior y se conectan a los pines V cc y GND del CPLD / MCU mediante vías .
¿Es esta una buena practica? Entiendo que el objetivo es minimizar el circuito de corriente entre el chip y el condensador.
Mi capa inferior también sirve como un plano de tierra. (es una placa de dos capas, por lo que no tengo un plano V cc ), por lo que no necesito conectar el pin de tierra del condensador usando vías. Obviamente, el pin GND del chip está conectado mediante una vía. Aquí hay una imagen que ilustra esto mejor:
El trazo grueso que viene hacia el condensador es V cc (3.3 V) y está conectado a otro trazo grueso que viene directamente de la fuente de alimentación. Proporciono V cc a todos los condensadores de esta manera. ¿Es una buena práctica conectar todos los condensadores de desacoplamiento de tal manera o tendré problemas en el futuro?
Una forma alternativa que he visto que se usa es que hay un solo rastro para V cc y otro para GND que se ejecuta desde la fuente de alimentación. Los condensadores de desacoplamiento luego 'aprovechan' esos rastros. Noté que en ese enfoque no había plano de tierra, solo trazas gruesas de V cc y GND que se ejecutan desde un solo punto. Un poco como mi enfoque V cc descrito en el párrafo anterior, pero también adoptado para GND.
¿Qué enfoque sería mejor?
Figura 2
figura 3
Aquí hay algunas fotos más de los condensadores de desacoplamiento. Creo que de estos, el mejor es aquel en el que el capacitor está en la capa superior, ¿están de acuerdo?
Obviamente necesitaré una vía para el pin GND si quiero que se conecte al plano de tierra. Con respecto al valor, se especificaron 0.001 uF a 0.1 uF en la documentación de Altera por lo que me instalé en 0.01 uF. Desafortunadamente, aunque noté mentalmente que necesitaría otro capacitor de menos de 3 cm, no recordaba implementarlo en el esquema. Según las sugerencias aquí, también agregaré un condensador de 1 uF en paralelo a cada par Vdd / GND.
Con respecto a la potencia: usaré 100 elementos lógicos para un registro de desplazamiento de 100 bits. La frecuencia de operación depende en gran medida de la interfaz SPI de la MCU que usaré para leer el registro de desplazamiento. Usaré la frecuencia más lenta que AVR Mega 128L permite para SPI (es decir, 62.5 kHz). El microcontrolador estará a 8 MHz utilizando su oscilador interno.
Leyendo las respuestas a continuación, ahora estoy bastante preocupado por mi plano de tierra. Si entiendo la respuesta de Olin, no debería conectar el pin GND de cada condensador al plano de tierra. En cambio, debería conectar los pines GND a la red GND principal en la capa superior y luego conectar esa red GND al retorno principal. ¿Estoy en lo correcto aquí?
Si este es el caso, ¿debería tener un plano de tierra? Los únicos otros chips en el tablero son un MCU y otro CLPD (aunque el mismo dispositivo). Aparte de eso, es solo un montón de encabezados, conectores y elementos pasivos.
Aquí está el CPLD con condensadores de 1 uF y una red en estrella para V cc . ¿Esto parece un mejor diseño?
Mi preocupación ahora es que el punto de estrella (o área) interferirá con el plano del suelo, ya que están en la misma capa. También tenga en cuenta que estoy conectando V cc a solo el pin V cc de condensadores más grandes . ¿Es bueno o debo conectar V cc? a cada condensador individualmente?
Ah, y no te preocupes por el etiquetado ilógico de condensadores. Voy a arreglarlo ahora.