Esta respuesta no aborda cómo medir FET Ciss , porque no hay un valor real al hacerlo. Dado que la capacitancia es un parámetro FET tan importante, los fabricantes proporcionan datos de capacitancia en cada hoja de datos que es definitiva en casi todas las situaciones. (Si encuentra una hoja de datos que no proporciona datos completos sobre la capacitancia, entonces no use esa parte.) Dada la información en la hoja de datos, tratar de medir la capacidad de la puerta usted mismo es un poco como tratar de tomar una fotografía de Yosemite mientras Ansel Adams está allí para darte esa foto que tomó.
Lo que vale la pena es comprender las características de Ciss , lo que significan y cómo se ven afectados por la topología del circuito.
Datos sobre , que ya sabesCiss
- = C gs + C gdCissCgsCgd
- es casi un valor constante, en su mayoría independiente de los voltajes operativos.Cgs
- no está relacionado y no tiene relación con el efecto Miller.Cgs
- es fuertemente inversamente dependiente de V ds , y puede cambiar fácilmente en un orden de magnitud en todo el rango de voltaje de funcionamiento.CDiosVds
- es la causa parasitaria del efecto Miller.CDios
La interpretación de estos hechos aparentemente simples, pero sutiles, puede ser complicada y confusa.
Reclamos sin fundamento y sin fundamento con respecto a - Para el paciente impacienteCiss
El valor efectivo de , de cómo se manifiesta, depende de la topología del circuito, o cómo y a qué está conectado el FET.Ciss
Cuando el FET está conectado en un circuito con impedancia en la fuente, pero no hay impedancia en el drenaje, lo que significa que el drenaje está conectado a un voltaje esencialmente ideal, se minimiza . C gs prácticamente desaparecerá, su valor se dividirá por la transconductancia FET g fs . Esto deja a C gd para dominar el valor aparente de C iss . ¿Eres escéptico de esta afirmación? Bien, pero no te preocupes, se demostrará que es cierto más tarde.CissCgssolfsCDiosCiss
Cuando el FET se conecta en un circuito con impedancia en el drenaje y cero impedancia en la fuente, se maximiza. El valor total de C gs será evidente, más C gd se multiplicará por g fs (y la impedancia de drenaje). Por lo tanto, C gd dominará C iss (nuevamente), pero esta vez, dependiendo de la naturaleza de la impedancia en el circuito de drenaje, podría ser increíblemente masivo. Hola meseta Miller!CissCgsCDiossolfsCDiosCiss
Por supuesto, el segundo reclamo describe el caso de uso más común para los FET de conmutación dura, y es de lo que Dave Tweed habla en su respuesta. Es un caso de uso tan común que los fabricantes publican universalmente los gráficos de Gate Charge, junto con los circuitos utilizados para probarlo y evaluarlo. Termina siendo el peor caso máximo posible para .Ciss
La buena noticia aquí para usted es que si ha dibujado con precisión su esquema, no tiene que preocuparse por la meseta de Miller , porque tiene el caso del primer reclamo con un mínimo de .Ciss
Algunos detalles cuantitativos
Derivemos una ecuación de para un FET conectado como en su circuito. Usando un modelo de CA de señal pequeña para un MOSFET como el modelo de 6 elementos de Sze:Ciss
simular este circuito : esquema creado con CircuitLab
Aquí he descartado los elementos para , C bs (capacitancia masiva) y R dsCdsCbsRds (fuga a fuga de fuente), porque no son necesarios aquí y simplemente complican las cosas. Encuentre para :Zsol
=gfsRsentido+1Vsolyosol s C gs R sentidosolfsRsentido+ 1s ( CDios( gfsRsentido+ 1 ) + Cgs) s CgsRsentidosolfsRsentido+ 1+ 1Cgs s CDiosRsentidoCDios( gfsRsentido+ 1 ) + Cgs+ 1
Ahora, el segundo término fraccionario no hace nada hasta que la frecuencia esté muy por encima de 100 MHz, por lo que solo lo trataremos como unidad. Eso dejará el primer término fraccionario, el término integrador, que es la impedancia capacitiva. Luego reorganice para obtener el efectivo que coincida con la topología:Ciss
= C gd ( g fs R sentido + 1 ) + C gsCiss_eff oCgsCDios( gfsRsentido+ 1 ) + CgssolfsRsentido+ 1CgssolfsRsentido+ 1+ CDios
Tenga en cuenta que aquí se divide por g fs (y sentido R ), por lo tanto oscurecido por transconductancia, y C gdCgssolfsRsentidoCDios se agrega sin modificar. Además, si = 0, C iss = C gsRsentidoCissCgs + .CDios
Para un IRF530N a = 25V, C gs = 900pF,VdsCgs = 20pF, g fs = 20S: C iss_effCDiossolfsCiss_eff = 63pF. LM358 con 63pF carga termina con alrededor de margen de fase ... no oscilatoria, pero bastante Ringy.35∘
Pero, si donde caer a 3V, C gdVdsCDios aumentaría a ~ 200pF (Fig. 5 en la hoja de datos), y aumentaría a 243pF. Y cuando se usa un LM358 OpAmp, con una impedancia de salida de bucle abierto de ~ 2kOhms a la frecuencia de cruce, eso resulta ser un problema.Ciss_eff
Veamos la respuesta. Usaré un gráfico de Nichols aquí porque eso mostrará la respuesta de bucle abierto y de bucle cerrado simultáneamente.
Vds35∘
Vds- 3∘
Ciss_eff75∘