Cálculo de tolerancia de longitud de seguimiento: diseño de PCB de alta velocidad

Tengo que conectar un convertidor de formato de video con un ADC IC, que convierte los datos analógicos RGB a digitales. La conexión entre este ADC y el convertidor es un bus de datos de 20 bits que funciona a aproximadamente 170MHz. Como tengo las restricciones del área de PCB, no puedo igualar perfectamente la longitud de rastreo de este bus de datos. Escuché que hay tolerancias de longitud de traza coincidentes dependiendo de la frecuencia para que no dañe la adquisición de señal por el destino.

Mi pregunta es cómo calcular las tolerancias de longitud de traza en un diseño de PCB de alta velocidad. (en enrutamiento de par diferencial y enrutamiento de bus de datos de alta velocidad)

La coincidencia de longitud se trata del tiempo, por lo que si desea saber qué tan apretada es la coincidencia de longitud, debe comprender el presupuesto de tiempo para su interfaz. Las señales saldrán de su fuente y llegarán a su destino con alguna relación temporal. Su receptor requiere una cierta relación de tiempo entre el reloj y los datos para garantizar que funcione correctamente. Esto generalmente se define como el tiempo de configuración y retención, o cuánto tiempo antes del límite del reloj sus datos deben ser válidos, y cuánto tiempo después deben permanecer válidos.

Hay varias cosas en un sistema que afectan este presupuesto, una de las cuales será su ruta. A veces, un fabricante le dará esta información, otras veces debe derivarla de los datos de temporización de entrada y salida de su transmisor y receptor. Por supuesto, es fácil decir que debo coincidir exactamente, porque entonces no tienes que pensarlo :)

Pero pensemos en ello por un minuto. Tienes una señal de 170Mhz? Ese es un período de 5.882ns. ¿Qué pasaría si enrutara todos sus datos a una pulgada del reloj? ¿Cuál sería la peor diferencia de tiempo? El tiempo de propagación para una traza de capa superior, una microstrip es de aproximadamente 150ps / in. Entonces, una diferencia de 1 pulgada sesgará una señal de datos del reloj +/- 150ps. Eso no está nada mal teniendo en cuenta su período de reloj 5.882ns. De hecho, 170Mhz realmente no es tan rápido.

Si entendió el sesgo de salida de su transmisor, y su configuración y tiempos de espera para su receptor, podría encontrar un número para el retraso de enrutamiento aceptable. Por supuesto, hay otros factores, fluctuación del reloj, ISI, etc., pero esto debería darle una buena idea de lo que puede hacer.

En ausencia de una especificación para el estándar del bus o la sincronización del receptor, puede aplicar una regla general, como mantener la inclinación a menos del 5% del período del reloj. Las señales en una PCB FR4 viajan a aproximadamente la mitad de la velocidad de la luz, por lo que querrá hacer que su trazo más largo no sea más de 44 mm más largo que el trazo más corto. No muy complicado. Preferiblemente, la longitud de la traza del reloj debe estar en algún punto intermedio.

Por cierto, la integridad de la señal analógica puede ser un problema mayor que el digital en este diseño. Deberá tener cuidado de no acoplar el ruido de conmutación de las líneas digitales a las señales de entrada analógica. Lea los consejos de Henry Ott (particularmente # 4, 8, 9, 10, 17) y preferiblemente compre su libro.