¿Cómo funciona un PLL dentro de un FPGA?

Utilicé Altera FPGA del año pasado y me gustaría saber cómo funcionan los PLL en su interior. Principalmente, ¿realmente tiene algún tipo de circuito analógico dentro para medir el desplazamiento de fase entre VCO y la señal externa? Estas bonitas piezas son tan confiables a lo largo del amplio rango de frecuencia (actualmente 100MHz y más allá incluso en los modelos más baratos) que estoy impresionado.

fpga pll

— Jairo Andres Velasco Romero
fuente

Una buena idea sería leer la documentación del dispositivo, como el manual, por ejemplo.

— quantum231

Es un PLL convencional con un VCO, un PFD, filtro y divisores:

Conceptos básicos de bucle de fase bloqueada, PLL

— Leon Heller
fuente

Debo admitir que la brevedad de algunas de sus respuestas me molesta. ¡Al menos podría explicar qué es un PFD para usuarios que no están familiarizados con los PLL!

— Federico Russo

@Federico Russo: Básicamente, la respuesta sugiere que los FPGA sí tienen circuitos analógicos para la detección de fase, etc. y que no hay nada mágico en los PLL de FPGA que los haga realmente diferentes de cualquier otro tipo.

— supercat

@supercat: sí, pero una respuesta como esta grita "Soy demasiado vago para dar una respuesta completa". Pero las respuestas de Leon Heller son a menudo breves.

— Federico Russo

@Federico: La respuesta de Leon puede ser breve, pero aún contiene información significativa. Recuerde que las personas que responden aquí son voluntarias y no están obligadas a responder en absoluto. Es posible que desee obtener información adicional, pero eso es un problema de su parte. Siempre y cuando la información que se brinda aborde la pregunta y sea correcta, creo que desestimarla es injusto. Después de todo, él es el único que respondió en absoluto, haciendo que su respuesta sea mejor que la de todos los demás, y no está rechazando a todos ellos.

— Olin Lathrop

Los PLL convencionales también me están impresionando. = P

— Jairo Andres Velasco Romero