Respuesta corta:
Suponiendo que el valor de la estructura del controlador IO "cmos regular" de la resistencia de salida se puede estimar indirectamente. La mayoría de los DS proporcionan datos para "características de DC IO" a partir de los cuales puede calcular este parámetro. La mayoría de las veces se da lo siguiente:
a) Voltaje de suministro (Vcc)
b) Corriente de carga (Iload)
c) Caída de voltaje @ corriente de carga (Vdrop)
La resistencia estática es directa Vdrop / Iload
Por ejemplo, PIC24F en la tabla 26-10 para Vcc = 2V y Vdrop = 0.4V, el fabricante especifica Iload = 3.5mA (el peor de los casos). Esto da ~ 114 Ohm. Tenga en cuenta que aumentar el voltaje de alimentación a 3.6V aumentará la carga a 6.5mA en la misma caída de voltaje, lo que da ~ 62 Ohm.
Respuesta larga :
I. En primer lugar, es necesario verificar si de hecho se trata de una "estructura CMOS IO normal" que debería ser similar a la siguiente:
Lamentablemente, los fabricantes de uC rara vez proporcionan esta información (se proporciona si se trata de puertas discretas, como la familia 74HC). Sin embargo, afirmaría que esta es la estructura más común y hay signos de decir si se usa realmente (más sobre esto más adelante).
II Si lo anterior es cierto, un bastón observa que la resistencia sería de hecho "resistencia" del NMOS. En este caso, el VGS sería igual a la tensión de alimentación, VDS la tensión de Vdrop e ID la corriente de carga.
Ahora lo que queda es establecer si los datos proporcionados en el fabricante DS provienen de una región lineal o de una región de saturación. Si los datos de DS son de región lineal, la "resistencia estática" calculada en el primer punto es una aproximación bastante buena y también es válida para una corriente mucho más pequeña. Si los datos provienen de la región de saturación, la resistencia calculada será demasiado pesimista para corrientes más pequeñas.
Arriba se ilustra con estas características de Wikipedia. También vale la pena consultar todo el artículo sobre MOSFET .
Cuando VGS> Vth y VDS <VGS - VTH el transistor está en región lineal. Es bastante seguro suponer que para las tecnologías CMOS en las que se fabrican uC, el Vth está entre 0.5V y 1.5V voltios. Entonces, teniendo en cuenta el ejemplo anterior de PIC24F, se puede concluir con buena probabilidad que NMOS está en una región lineal -> VGS (2V)> VTH (~ 1.5V) y VDS (0.4) <VGS (2V) -VTH (1.5V).
Nota: el dispositivo MOS incluso en la llamada "región lineal" no es lineal. Por lo tanto, la calidad de la aproximación con un dispositivo lineal (resistencia) dependerá del punto donde se tomó la aproximación (punto de operación). En los ejemplos anteriores, la aproximación se toma a una corriente bastante grande, por lo que no será muy precisa a corrientes muy bajas (en realidad, establece el límite superior para la resistencia).
III. Entonces, ¿cuáles son los signos reveladores de que se trata de un circuito CMO IO normal?
a) Si tiene suerte, habrá un esquema de etapa de salida equivalente en DS
b) Si tiene suerte, como en el caso de MSP430G2231 en la página 20 , encontrará características de Vdrop versus iload que son muy similares a las características de NMOS ID versus VDS. Y como un plus de esta característica, uno obtiene directamente "resistencia estática" y dice si los datos proporcionados por el fabricante provienen de una región lineal o de saturación.
c) En otro caso, uno puede apostar que este es un caso. Sus probabilidades de una apuesta correcta aumentan si los datos muestran que la corriente de conducción aumenta significativamente con el aumento del voltaje de suministro.