La memoria flash se realiza actualmente en un proceso de m. Dado que una celda es básicamente un solo transistor, esto lleva a un mínimo de por celda. 3.6 ∗ 10 - 16 m 219nm=1.9∗10−83.6∗10−16m2
En silicio, la distancia interatómica es de aproximadamente . Haciendo el área que ocupa un átomo aproximadamente .5 ∗ 10 - 20 m 22.35∗10−10m5∗10−20m2
Ahora tiene que ver que cada celda es un objeto tridimensional, lo que lleva a unos átomos por celda.106
Se adapta fácilmente ...
Eso sí, los números anteriores son estimaciones, ignorando la mezcla de materiales, etc.
Ahora veamos el tamaño del área de un chip de 64 Gbit. Eso es aproximadamente celdas. Si fuera cuadrado, tendría aproximadamente celdas por fila. Vaya, eso es al menos cuadrados. 2.5 ∗ 10 5 2 ∗ 2.5 ∗ 10 - 8 ∗ 10 5 = 5 ∗ 10 - 3 m = 5 m m7∗10102.5∗1052∗2.5∗10−8∗105=5∗10−3m=5mm
Para una tarjeta de 32GB, necesitaríamos 4 de esos. Entonces sí, probablemente estén apilados.
Con la mayor integración esperada, tal vez hasta un proceso de 10 nm, y el apilamiento tridimensional de los transistores dentro del chip, parece que el tamaño volumétrico se reducirá en aproximadamente un factor de diez en un año o dos.