Si hay alguna lección EMI / SI que he tomado, es para minimizar los bucles de retorno tanto como sea posible. Puede trabajar con muchas pautas EMI / SI a partir de esa simple declaración.
Sin embargo, sin haber visto ni visto Hyperlynx ni ningún tipo de herramienta de simulación de RF completa ... es algo difícil imaginar en qué específicamente debo concentrarme. Mi conocimiento también se basa completamente en libros / Internet ... no es formal o se basa en demasiadas discusiones con expertos, por lo que es probable que tenga concepciones o lagunas extrañas.
Tal como lo imagino, tengo dos componentes principales para una señal de retorno. La primera es una señal de retorno de baja frecuencia (DC-ish) que sigue generalmente como es de esperar ... a lo largo de la ruta de resistencia más baja a través de la red / plano de potencia.
El segundo componente es una señal de retorno de alta frecuencia que intenta seguir el rastro de la señal en el plano de tierra. Si cambia las capas de, digamos, la capa superior a la capa inferior en una placa de 4 capas (señal, tierra, potencia, señal), la señal de retorno de HF, según tengo entendido, intentará saltar del plano de tierra al plano de potencia desviándose a través de la ruta disponible más cercana (la tapa de desacoplamiento más cercana, con suerte ... lo que para HF también podría ser corto)
Supongo que si pones estos dos componentes en términos de inductancia, entonces es todo lo mismo realmente (cerca de la resistencia de CC es lo único que importa, en HF una inductancia más baja significa seguir por debajo de la traza) ... pero es más fácil para mí imaginarlos. por separado como dos modos diferentes para tratar.
Si estoy bien hasta ahora, ¿cómo funciona eso en las capas de señal internas con dos planos adyacentes?
Tengo un tablero de 6 capas (señal, tierra, potencia, señal, tierra, señal). Cada capa de señal tiene un plano de tierra adyacente que está completamente intacto (a excepción de las vías / agujeros, obviamente). La capa de señal media también tiene un plano de potencia adyacente. El avión de poder se divide en varias regiones. Traté de mantenerlo al mínimo, pero mi división de 5 V, por ejemplo, toma la forma de una gran "C" gruesa alrededor del exterior del tablero. La mayor parte del resto es 3.3V, con una región de 1.8V debajo de la mayoría de un BGA grande, con una región muy pequeña de 1.2V cerca del centro de eso.
(1) ¿Mi plano de potencia dividido me causará problemas incluso si me concentro en asegurar que las señales tengan buenas rutas de retorno a través de los planos de tierra? (2) ¿La ruta de retorno de baja frecuencia que toma un gran desvío en mi división de plano de 5V en forma de "C" causará problemas? (¿Generalmente pensaría que no ...?)
Me imagino que dos planos ininterrumpidos con una inductancia casi igual inducirían posiblemente que la corriente de retorno fluyera en ambos ... pero mi conjetura es que cualquier desvío significativo requerido en el plano de potencia haría que la señal de retorno se inclinara mucho hacia el plano de tierra.
(3) Además, las capas media e inferior comparten el mismo plano de tierra. ¿Qué tan grande es ese problema? Supongo intuitivamente que las trazas directamente una sobre la otra que comparten el mismo retorno de tierra interferirían entre sí más que el simple acoplamiento de traza adyacente en la misma capa. ¿Necesito trabajar más duro allí para asegurarme de que eso no suceda?
Sospecho que puede haber un comentario de "sí en general, pero no se puede saber sin simularlo" ... supongamos que estoy hablando en general.
EDITAR: Oh, solo pensé en algo. ¿Cruzar un plano de potencia dividiría la impedancia de traza para la línea de banda? Puedo ver cómo la impedancia de traza ideal es más baja en parte debido a que tiene dos planos ... y si uno se rompe, ¿podría ser un problema ...?
EDITAR EDITAR: Bien, he respondido parcialmente mi pregunta sobre compartir un plano entre las capas de señal. La profundidad del efecto de la piel probablemente limita principalmente las señales a su propio lado del avión. (1/2 Oz de cobre = 0.7 mils, la profundidad de la piel @ 50MHz es 0.4 mil, 0.2 mil @ 200MHz ... por lo que cualquier cosa por encima de 65MHz debería pegarse en su lado del avión. Me preocupan principalmente las señales DDR2 de 200MHz, pero <65MHz componentes de eso todavía podrían ser un problema)