¿Cómo se implementan las líneas de cruce en microchips?

Siempre imaginé que la fabricación de microchips fotolitográficos era un proceso de creación de capas 2D sin capas, creando así un problema topológico para los circuitos cuando tienes algo de o , lo que sin duda sería el caso para cualquier no trivial diseño.$K_{3,3}$$K_5$

Y hay documentos que hablan sobre la producción de chips "3D" con múltiples capas para ahorrar espacio, lo que aumenta la confusión.

Sí, eso es triste, pero eso es lo que aprendí en la escuela, un montón de acertijos misteriosos. No es de extrañar que las personas empiecen teorías de conspiración sobre los extraterrestres que nos brindan esas tecnologías.

Entonces, ¿cómo podemos construir procesadores y chips complejos simplemente usando una topología 2D?

Resulta que no son capas, pero a veces la gente no pase por esos cuando se habla de cómo funciona un microchip.

El proceso que introduce capas se llama Back end of line, o BEOL .

Básicamente funciona así:

• Crea la capa de chip 2D usando fotolitografía
• Aplicar una capa aislante
• Taladre agujeros en esa capa
• Aplique una capa conductora, también llene los agujeros creados y cree circuitos o interconexiones.
• Repita esos pasos tantas veces como sea necesario y su proceso de fabricación y tal vez otras consideraciones como el diseño térmico lo permita

Siempre ha habido al menos dos capas conductoras en los chips que se pueden utilizar para enrutar señales: el silicio mismo y al menos una capa de metal.

En los primeros procesos de fabricación que tenían solo una capa de metal, se podían crear "puentes" que permitían que las señales se cruzaran ya sea difundiendo o implantando una ruta conductora en el silicio a granel, o creando una ruta en el "poli" (silicio policristalino ) capa que se utilizó para las puertas MOSFET en algunos procesos. Las vías (agujeros) en la capa aislante de óxido de silicio permitieron que la corriente fluyera entre las capas donde era necesario.

Los chips modernos, especialmente los chips lógicos de alta densidad y alto rendimiento, tienen muchas capas de metal y óxido, 6 u 8 o más, similar a un PCB de varias capas.

Aquí está SEM (micrografía electrónica de barrido) que muestra una sección transversal a través del ancho de un par de transistores.

Las etiquetas en el lado derecho son función / posición en la pila. Las etiquetas en el lado izquierdo son materiales.

La estructura vertical negra que conecta la puerta a la primera capa de metal se llama contacto. Se compone de una capa de semillas de titanio, una capa de barrera de TiN y un tapón de tungsteno.

Las vías intermedias entre M!, M2, M3 y M4 no se muestran.

Como beneficio adicional, hay algo muy inusual en esta estructura. ¿Alguien puede decir lo que es? responde en los comentarios.