¿Cómo funcionan las escrituras de memoria flash NAND?


14

A continuación se muestra una imagen de mi comprensión de la operación de memoria flash NAND.

El flash NAND funciona borrando primero todas las celdas en un solo bloque (esencialmente configurándolo en '1') y luego escribiendo selectivamente 0's. Mi pregunta es: dado que la línea de palabras se comparte entre todas las celdas en una sola página, ¿cómo programa el controlador NAND un 0 en celdas específicas en una página?

Para el flash NOR, es fácil ver que se pueden programar celdas específicas mediante la inyección de electrones calientes (aplicando un alto voltaje a través de una celda). Pero con NAND, no es posible hacerlo ya que las células NAND están en serie entre sí, y no es posible aplicar alto voltaje a células específicas. Entonces, lo que se hace en NAND es el túnel cuántico, donde a la línea de Word se le da un alto voltaje para escribir un 0. Lo que no me queda claro es cómo se puede hacer selectivo este voltaje (en otras palabras, ya que las líneas de palabras se comparten entre las celdas en un página, el alto voltaje para programar un solo bit a 0 no debería también 0 a los otros bits en una página).

Organización de matriz de memoria NAND

Respuestas:


10

La imagen a continuación es la versión más detallada de su organización de matriz de memoria NAND FLash en la pregunta. La matriz de memoria flash NAND se divide en bloques que, a su vez, se subdividen en páginas . Una página es la granularidad de datos más pequeña que el controlador externo puede abordar .

Una matriz de memoria flash NAND - Figura 2.2 de la tesis de maestría vinculada a continuación

La imagen de arriba es la Figura 2.2 "A NAND Flash Memory Array" de: Vidyabhushan Mohan . Modelado de las características físicas de la memoria flash NAND . Tesis de maestría. Universidad de Virginia, Charlottesville. Mayo de 2010.

Para realizar una operación de programa , en otras palabras, escribir " 0 " en las celdas deseadas, el controlador de memoria externa necesita determinar la dirección física de la página que se va a programar. Para cada operación de escritura, se debe elegir una página válida gratuita porque el flash NAND no permite la operación de actualización en contexto. El controlador luego transmite el comando del programa , los datos que se programarán y la dirección física de la página al chip.

Cuando llega una solicitud para una operación de programa desde el controlador, se selecciona una fila de la matriz de memoria ( correspondiente a la página solicitada ) y los enganches en el búfer de página se cargan con los datos que se escribirán. El SST es entonces activada mientras el GST se apaga por la unidad de control. Para que se produzca un túnel FN , es necesario un campo eléctrico alto a través de la puerta flotante y el sustrato. Este alto campo eléctrico se logra al establecer la puerta de control de la fila seleccionada en un Vpgm de alto voltaje y polarizar las líneas de bits correspondientes al "0" lógico a tierra.

Esto crea una gran diferencia de potencial a través de la puerta flotante y el sustrato, lo que hace que los electrones tunelen desde el sustrato hacia la puerta flotante. Para la programación " 1 " (que básicamente no es programación), la celda de memoria debe permanecer en el mismo estado que antes de la operación del programa. Si bien se adoptan diferentes técnicas para evitar la tunelización de electrones para tales células, asumimos que el programa autoamplificado inhibe la operación.

Esta técnica proporciona el programa necesario para inhibir el voltaje al conducir las líneas de bits correspondientes al " 1 " lógico a Vcc y al encender el SSL y apagar el GSL . Cuando la línea de palabras de la fila seleccionada se eleva a Vpgm , la capacitancia en serie a través de la puerta de control, la puerta flotante, el canal y el volumen se acoplan, lo que aumenta el potencial del canal automáticamente y evita el túnel FN.


Esta información fue tomada y resumida desde aquí y también se pueden encontrar más detalles sobre la programación de la memoria Flash NAND desde esa fuente.


Gracias por resumir la Tesis que señaló. ¿Podría explicar un poco más en términos más simples cómo las celdas que se dejarán en '1' no se ven afectadas por el túnel que ocurre en la línea de palabra compartida? Por lo que entendí en el extracto que publicó, todos los bits que tienen la misma línea de palabra compartida también se les asigna el mismo voltaje a los bits correspondientes. Debido a esto, el campo eléctrico a través de la puerta flotante para dichos transistores es lo suficientemente bajo como para que su valor se mantenga en '1'. Además, ¿por qué GSL está desactivado? ¿Cómo ayuda GSL?

Básicamente, en términos simples, la presencia o ausencia de cargas dentro de la FGT provoca un cambio en el umbral V de la FGT que se utiliza para distinguir un "1" lógico de un "0" lógico. Un solo FGT nunca se programa solo. Solo se programa un grupo de FGT a la vez; este grupo de FGT corresponde a una página en este caso, y esto explica por qué NAND se direcciona en bloque en lugar de en bit. Espero que esto esté claro.
gbudan

Dices "activando el SSL" pero no hay nada en el esquema llamado SSL. Además, su "aquí para más detalles" es un enlace muerto.
Steev

@Steev - Gracias por destacar que los enlaces originales estaban muertos. Encontré un enlace funcional a la tesis que se utilizó como base de esta respuesta, y actualicé los enlaces anteriores. Vea aquí la página del escritor de tesis, que incluye esa tesis.
SamGibson
Al usar nuestro sitio, usted reconoce que ha leído y comprende nuestra Política de Cookies y Política de Privacidad.
Licensed under cc by-sa 3.0 with attribution required.